Nuevas implementaciones digitales de sincronismos de BIT y portadora en Módem CPM

Abstract

Las técnicas digitales aplicadas a receptores y transmisores están imponiéndose a las convencionales técnicas analógicas por las diversas ventajas que supone. En este sentido se impone una investigación con el fin de desarrollar dichas técnicas o mejorarlas en algún aspecto. La idea principal que engloba esta Tesis Doctoral es precisamente la indagación en algunas de dichas técnicas, su análisis, caracterización y aplicación a dos casos concretos. En un primer momento se han caracterizado dos canales de comunicaciones donde se pretende hacer uso de las técnicas a desarrollar. Este es un aspecto importante para conocer las condiciones reales en que deberán operar los algoritmos y cómo pueden verse afectados. Los canales que se caracterizan corresponden al establecido para satélites de órbita baja y el formado por las líneas de distribución de media tensión. En segundo lugar se ha realizado una descripción del tipo de modulación que se pretende emplear en los canales (GMSK) y se ha tratado de obtener una estructura del receptor con la menor complejidad posible. Basándose en una descripción de la modulación mediante una aproximación que da lugar a un modelo lineal, se desarrolla un receptor lineal de estructura sencilla y con unas prestaciones razonables, suponiendo una gran ventaja. Una vez descrita la estructura del receptor en el cual se van a emplear los algoritmos, se tratan dos aspectos cruciales en los receptores: la sincronización de portadora y el sincronismo de bit. Las técnicas que se desarrollan parten de la idea de su integración en un receptor totalmente digital. Son técnicas de procesado digital de señales. Se aborda el problema de la sincronización de portadora dando como solución diversos algoritmos que operan basándose en diferentes principios y obtienen diferentes características. Se destacan las ventajas e inconvenientes de cada uno de ellos y se presentan resultados de su funcionamiento. Respecto a la sincronización de bit se aborda el caso del empleo de interpoladores basados en la interpolación matemática para tal fin. Se trata de una técnica de cambio de velocidad de muestreo de forma dinámica para que las muestras de salida estén situadas en los instantes de muestreo óptimos. El interpolador lleva asociados un detector de error de sincronismo de bit y un sistema de control del interpolador. En el caso del detector de error se ha partido de la premisa de obtener un detector sencillo, de baja carga computacional y eficiente. El algoritmo se ha basado en el cruce por cero de la señal en las alternancias.