Implementing FFT-based digital channelized receivers on FPGA platforms

Sánchez Marcos, Miguel Ángel; Garrido Gálvez, Mario; López Vallejo, Marisa y Grajal de la Fuente, Jesús (2008). Implementing FFT-based digital channelized receivers on FPGA platforms. "IEEE Transactions on Aerospace and Electronic Systems", v. 44 (n. 4); pp. 1567-1585. ISSN 0018-9251.

Descripción

Título: Implementing FFT-based digital channelized receivers on FPGA platforms
Autor/es:
  • Sánchez Marcos, Miguel Ángel
  • Garrido Gálvez, Mario
  • López Vallejo, Marisa
  • Grajal de la Fuente, Jesús
Tipo de Documento: Artículo
Título de Revista/Publicación: IEEE Transactions on Aerospace and Electronic Systems
Fecha: Octubre 2008
Volumen: 44
Materias:
Palabras Clave Informales: FPGA platforms broadband digital channelized receivers fast Fourier transform pipelined architectures feedback architectures feedforward architectures field-programmable gate array platforms monobit FFT algorithm signal processing systems
Escuela: E.T.S.I. Telecomunicación (UPM)
Departamento: Ingeniería Electrónica
Licencias Creative Commons: Reconocimiento - No comercial - Compartir igual

Texto completo

[img]
Vista Previa
Pdf - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (2MB) | Vista Previa

Resumen

This paper presents an in-depth study of the implementation and characterization of fast Fourier transform (FFT) pipelined architectures suitable for broadband digital channelized receivers. When implementing the FFT algorithm on field-programmable gate array (FPGA) platforms, the primary goal is to maximize throughput and minimize area. Feedback and feedforward architectures have been analyzed regarding key design parameters: radix, bitwidth, number of points and stage scaling. Moreover, a simplification of the FFT algorithm, the monobit FFT, has been implemented in order to achieve faster real time performance in broadband digital receivers. The influence of the hardware implementation on the performance of digital channelized receivers has been analyzed in depth, revealing interesting implementation trade-offs which should be taken into account when designing this kind of signal processing systems on FPGA platforms.

Más información

ID de Registro: 2047
Identificador DC: http://oa.upm.es/2047/
Identificador OAI: oai:oa.upm.es:2047
Depositado por: Memoria Investigacion
Depositado el: 11 Ene 2010 09:19
Ultima Modificación: 20 Abr 2016 11:50
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM