A hardware in the loop design methodology for FPGA system and its application to complex functions

Liang, Guixuan; He, Danping; Portilla Berrueco, Jorge y Riesgo Alcaide, Teresa (2012). A hardware in the loop design methodology for FPGA system and its application to complex functions. En: "Proceedings of VLSI, Design, Automation and Test (VLSI-DAT)", 23/04/2012 - 25/04/2012, Hsinchu (Taiwan). ISBN 978-1-4577-2080-2. pp. 1-6.

Descripción

Título: A hardware in the loop design methodology for FPGA system and its application to complex functions
Autor/es:
  • Liang, Guixuan
  • He, Danping
  • Portilla Berrueco, Jorge
  • Riesgo Alcaide, Teresa
Tipo de Documento: Ponencia en Congreso o Jornada (Artículo)
Título del Evento: Proceedings of VLSI, Design, Automation and Test (VLSI-DAT)
Fechas del Evento: 23/04/2012 - 25/04/2012
Lugar del Evento: Hsinchu (Taiwan)
Título del Libro: VLSI Design, Automation, and Test (VLSI-DAT), 2012 International Symposium on
Fecha: 2012
ISBN: 978-1-4577-2080-2
Materias:
Escuela: Centro de Electrónica Industrial (CEI) (UPM)
Departamento: Otro
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img] PDF (Document Portable Format) - Acceso permitido solamente a usuarios en el campus de la UPM - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (1MB)

Resumen

In this work, a unified algorithm-architecture-circuit co-design environment for complex FPGA system development is presented. The main objective is to find an efficient methodology for designing a configurable optimized FPGA system by using as few efforts as possible in verification stage, so as to speed up the development period. A proposed high performance FFT/iFFT processor for Multiband Orthogonal Frequency Division Multiplexing Ultra Wideband (MB-OFDM UWB) system design process is given as an example to demonstrate the proposed methodology. This efficient design methodology is tested and considered to be suitable for almost all types of complex FPGA system designs and verifications.

Más información

ID de Registro: 20903
Identificador DC: http://oa.upm.es/20903/
Identificador OAI: oai:oa.upm.es:20903
URL Oficial: http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=6212666
Depositado por: Memoria Investigacion
Depositado el: 19 Nov 2013 16:25
Ultima Modificación: 22 Sep 2014 11:21
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM