A Methodology for CFD Acceleration through Reconfigurable Hardware

Andrés, Esther; Carreras Vaquer, Carlos; Caffarena Fernández, Gabriel; Nieto-Taladriz García, Octavio y Palacios, Francisco (2008). A Methodology for CFD Acceleration through Reconfigurable Hardware. En: "46th AIAA Aerospace Sciences Meeting and Exhibit, ASME'08", 07/01/2008-10/01/2008, Reno, Nevada, EEUU. ISBN 9781605602011.

Descripción

Título: A Methodology for CFD Acceleration through Reconfigurable Hardware
Autor/es:
  • Andrés, Esther
  • Carreras Vaquer, Carlos
  • Caffarena Fernández, Gabriel
  • Nieto-Taladriz García, Octavio
  • Palacios, Francisco
Tipo de Documento: Ponencia en Congreso o Jornada (Artículo)
Título del Evento: 46th AIAA Aerospace Sciences Meeting and Exhibit, ASME'08
Fechas del Evento: 07/01/2008-10/01/2008
Lugar del Evento: Reno, Nevada, EEUU
Título del Libro: CD-ROM Proceedings of the 46th AIAA Aerospace Sciences Meeting and Exhibit, ASME'08
Fecha: 2008
ISBN: 9781605602011
Materias:
Escuela: E.T.S.I. Telecomunicación (UPM)
Departamento: Ingeniería Electrónica
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img]
Vista Previa
PDF (Document Portable Format) - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (553kB) | Vista Previa

Resumen

The long computation times required to simulate complete aircraft con¯gurations re- main as the main bottleneck in the design °ow of new structures for the aeronautics in- dustry. In this paper, the novel application of speci¯c hardware (FPGAs) in conjunction with conventional processors to accelerate CFD is explored in detail. First, some general facts about application-speci¯c hardware are presented, placing the focus on the feasibil- ity of the development of hardware modules (FPGAs based) for the acceleration of most time-consuming algorithms in aeronautics analysis. Then, a practical methodology for de- veloping an FPGA-based computing solution for the quasi 1D Euler equations is applied to the Sod's 'Shock Tube' problem. Results comparing CPU-based and FPGA-based solutions are presented, showing that speedups around two orders of magnitude can be expected from the FPGA-based implementation. Finally, some conclusions about this novel approach are drawn.

Más información

ID de Registro: 4313
Identificador DC: http://oa.upm.es/4313/
Identificador OAI: oai:oa.upm.es:4313
URL Oficial: http://pdf.aiaa.org/preview/CDReadyMASM08_1065/PV2008_481.pdf
Depositado por: Memoria Investigacion
Depositado el: 27 Sep 2010 08:08
Ultima Modificación: 20 Abr 2016 13:36
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM