An FPGA Implementation of the Powering Function with Single Precision Floating-Point Arithm

Echeverría Aramendi, Pedro y López Vallejo, Marisa (2008). An FPGA Implementation of the Powering Function with Single Precision Floating-Point Arithm. En: "8th Conference on Real Numbers and Computers (RNC8)", 07/07/2008-09/07/2008, Santiago de Compostela, España. ISBN 978-84-691-4381-0.

Descripción

Título: An FPGA Implementation of the Powering Function with Single Precision Floating-Point Arithm
Autor/es:
  • Echeverría Aramendi, Pedro
  • López Vallejo, Marisa
Tipo de Documento: Ponencia en Congreso o Jornada (Artículo)
Título del Evento: 8th Conference on Real Numbers and Computers (RNC8)
Fechas del Evento: 07/07/2008-09/07/2008
Lugar del Evento: Santiago de Compostela, España
Título del Libro: Proceedings 8th Conference on Real Numbers and Computers (RNC8)
Fecha: 2008
ISBN: 978-84-691-4381-0
Materias:
Escuela: E.T.S.I. Telecomunicación (UPM)
Departamento: Ingeniería Electrónica
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img]
Vista Previa
Pdf - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (270kB) | Vista Previa

Localizaciones alternativas

URL Oficial: http://www.ac.usc.es/rnc8/

Resumen

n this work we present an FPGA implementation of a single-precision °oating-point arith- metic powering unit. Our powering unit is based on an indirect method that transforms xy into a chain of operations involving a logarithm, a multiplication, an exponential function and dedicated logic for the case of a negative base. This approach allows to use the full input range for the base and exponent without limiting the range of the exponent as in direct methods. A tailored hardware implementation is exploited to increase the accuracy of the unit reducing the relative errors of the operations while high performance is obtained taking advantage of the FPGA capabilities for parallel architectures. A careful design of the pipeline stages of the involved operators allows a clock cycle of 201.3 MHz on a Xilinx Virtex-4 FPGA

Más información

ID de Registro: 4339
Identificador DC: http://oa.upm.es/4339/
Identificador OAI: oai:oa.upm.es:4339
Depositado por: Memoria Investigacion
Depositado el: 24 Sep 2010 08:41
Ultima Modificación: 20 Abr 2016 13:36
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM