Implementación de un módulo de remuestreo en una FPGA para el radiotelescopio SKA

Ferre Vázquez, Miguel (2016). Implementación de un módulo de remuestreo en una FPGA para el radiotelescopio SKA. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. Telecomunicación (UPM), Madrid.

Descripción

Título: Implementación de un módulo de remuestreo en una FPGA para el radiotelescopio SKA
Autor/es:
  • Ferre Vázquez, Miguel
Director/es:
  • Malagón Marzo, Pedro José
Tipo de Documento: Proyecto Fin de Carrera/Grado
Grado: Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación
Fecha: 2016
Materias:
Palabras Clave Informales: Remuestreador, filtro, FIR, radiotelescopio, SKA, FPGA, VHDL, frecuencia de muestreo, pipeline, DSP.
Escuela: E.T.S.I. Telecomunicación (UPM)
Departamento: Ingeniería Electrónica
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img]
Vista Previa
PDF (Document Portable Format) - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (2MB) | Vista Previa

Resumen

El proyecto internacional SKA (Square Kilometre Array) tiene el objetivo de construir el radio telescopio más grande del mundo, con un área de recolección de datos superior a 1 km2. El grupo LSI participa en el desarrollo de SKA. La magnitud del proyecto representa un gran salto hacia adelante tanto en ingeniería como en investigación y desarrollo y permitirán redefinir nuestro conocimiento sobre el universo. Este Trabajo Fin de Grado (TFG) se enmarca en el bloque CSP (Central Signal Processor), que es responsable de adecuar la señal digitalizada por las antenas para que se procese de forma conjunta. Dentro de este bloque, el grupo de trabajo ha definido la utilización de un módulo de remuestreo que tiene dos utilidades: 1. Generar señales de salida con la misma fase y frecuencia de muestreo a partir de señales de entrada de distintas antenas, con distintas fases y frecuencias de muestreo. 2. Compensar la diferencia de fase debida a la rotación de la tierra en señales capturadas en diferentes instantes de tiempo. Actualmente existe un estudio teórico sobre la implementación más adecuada, que se llevará a cabo en una FPGA del fabricante Altera. Las fases del proyecto son: 1. Generación de tests para la comprobación del módulo de remuestreo en VHDL. 2. Implementación y depuración del módulo básico del sistema. 3. Evaluación de prestaciones (área, recursos y frecuencia de funcionamiento). 4. Optimización de las prestaciones. 5. Presentación de resultados y propuestas de futuras mejoras. Los resultados de este proyecto formarán parte de la documentación del bloque CSP del proyecto SKA para las recomendaciones finales de fabricación del radio telescopio.

Más información

ID de Registro: 43418
Identificador DC: http://oa.upm.es/43418/
Identificador OAI: oai:oa.upm.es:43418
Depositado por: Biblioteca ETSI Telecomunicación
Depositado el: 29 Sep 2016 09:16
Ultima Modificación: 29 Sep 2016 09:16
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM