Implementación de un módulo de remuestreo en una FPGA para el radiotelescopio SKA

Ferre Vázquez, Miguel (2016). Implementación de un módulo de remuestreo en una FPGA para el radiotelescopio SKA. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. Telecomunicación (UPM), Madrid.

Description

Title: Implementación de un módulo de remuestreo en una FPGA para el radiotelescopio SKA
Author/s:
  • Ferre Vázquez, Miguel
Contributor/s:
  • Malagón Marzo, Pedro José
Item Type: Final Project
Degree: Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación
Date: 2016
Subjects:
Freetext Keywords: Remuestreador, filtro, FIR, radiotelescopio, SKA, FPGA, VHDL, frecuencia de muestreo, pipeline, DSP.
Faculty: E.T.S.I. Telecomunicación (UPM)
Department: Ingeniería Electrónica
Creative Commons Licenses: Recognition - No derivative works - Non commercial

Full text

[img]
Preview
PDF - Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (2MB) | Preview

Abstract

El proyecto internacional SKA (Square Kilometre Array) tiene el objetivo de construir el radio telescopio más grande del mundo, con un área de recolección de datos superior a 1 km2. El grupo LSI participa en el desarrollo de SKA. La magnitud del proyecto representa un gran salto hacia adelante tanto en ingeniería como en investigación y desarrollo y permitirán redefinir nuestro conocimiento sobre el universo. Este Trabajo Fin de Grado (TFG) se enmarca en el bloque CSP (Central Signal Processor), que es responsable de adecuar la señal digitalizada por las antenas para que se procese de forma conjunta. Dentro de este bloque, el grupo de trabajo ha definido la utilización de un módulo de remuestreo que tiene dos utilidades: 1. Generar señales de salida con la misma fase y frecuencia de muestreo a partir de señales de entrada de distintas antenas, con distintas fases y frecuencias de muestreo. 2. Compensar la diferencia de fase debida a la rotación de la tierra en señales capturadas en diferentes instantes de tiempo. Actualmente existe un estudio teórico sobre la implementación más adecuada, que se llevará a cabo en una FPGA del fabricante Altera. Las fases del proyecto son: 1. Generación de tests para la comprobación del módulo de remuestreo en VHDL. 2. Implementación y depuración del módulo básico del sistema. 3. Evaluación de prestaciones (área, recursos y frecuencia de funcionamiento). 4. Optimización de las prestaciones. 5. Presentación de resultados y propuestas de futuras mejoras. Los resultados de este proyecto formarán parte de la documentación del bloque CSP del proyecto SKA para las recomendaciones finales de fabricación del radio telescopio.

More information

Item ID: 43418
DC Identifier: http://oa.upm.es/43418/
OAI Identifier: oai:oa.upm.es:43418
Deposited by: Biblioteca ETSI Telecomunicación
Deposited on: 29 Sep 2016 09:16
Last Modified: 29 Sep 2016 09:16
  • Logo InvestigaM (UPM)
  • Logo GEOUP4
  • Logo Open Access
  • Open Access
  • Logo Sherpa/Romeo
    Check whether the anglo-saxon journal in which you have published an article allows you to also publish it under open access.
  • Logo Dulcinea
    Check whether the spanish journal in which you have published an article allows you to also publish it under open access.
  • Logo de Recolecta
  • Logo del Observatorio I+D+i UPM
  • Logo de OpenCourseWare UPM