Lenguajes de descripción hardware para la síntesis de circuitos: VHDL y Verilog : analogías y diferencias : aplicación a un caso práctico

Díaz Fernández, Blanca (2017). Lenguajes de descripción hardware para la síntesis de circuitos: VHDL y Verilog : analogías y diferencias : aplicación a un caso práctico. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. de Sistemas Informáticos (UPM), Madrid.

Descripción

Título: Lenguajes de descripción hardware para la síntesis de circuitos: VHDL y Verilog : analogías y diferencias : aplicación a un caso práctico
Autor/es:
  • Díaz Fernández, Blanca
Director/es:
  • Peinado Bolós, Virginia
Tipo de Documento: Proyecto Fin de Carrera/Grado
Grado: Grado en Ingeniería de Computadores
Fecha: Julio 2017
Materias:
Escuela: E.T.S.I. de Sistemas Informáticos (UPM)
Departamento: Sistemas Informáticos
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img]
Vista Previa
PDF (Document Portable Format) - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (1MB) | Vista Previa
[img] Archivo comprimido ZIP - Acceso permitido solamente a usuarios en el campus de la UPM
Descargar (7kB)

Resumen

Este proyecto tiene como finalidad comparar los lenguajes de descripción hardware (HDL) más populares. Estos lenguajes son VHDL y Verilog. Para poder realizar una comparación lo más completa posible es necesario describir los diferentes lenguajes de los que se va a hablar. Antes de explicar cada lenguaje de forma particular, se explicará el tipo de lenguaje al que pertenecen. Verilog y VHDL están englobados dentro de Lenguajes de Descripción Hardware (HDL). Un HDL es un lenguaje de programación especializado que se utiliza para definir la estructura, diseño y operación de circuitos electrónicos y electrónicos digitales. Así, estos lenguajes hacen posible una descripción formal de un circuito electrónico, y posibilitan su análisis automático y su simulación. Posteriormente se describen los lenguajes a comparar. Ambos lenguajes son descritos en su totalidad, y es expuesta su metodología de diseño así como su metodología de programación, con el fin de que el lector pueda entender cualquier diseño descrito en estos lenguajes además de poder crearlos él mismo. El lenguaje VHDL es un lenguaje de descripción de circuitos electrónicos digitales cuyo fin es la descripción de circuitos digitales o el modelado de fenómenos científicos. Al no ser un lenguaje de programación, para poder diseñar circuitos con él es necesario conocer su sintaxis y tener en cuenta una serie de cuestiones. Este lenguaje VHDL es un estándar de dominio público llamado IEEE 1076-1993. Al ser un estándar no depende de ningún fabricante o dispositivo, es independiente; esto también provoca que se puedan reutilizar los diseños; y por último, al ser un estándar tiene la ventaja de que es un diseño jerárquico, por lo que se mantiene un orden y se siguen ciertas reglas jerárquicas. El lenguaje Verilog también es un lenguaje de descripción de circuitos digitales. Soporta el diseño, la prueba y la implementación de circuitos analógicos, digitales y de señales mixtas a diferentes niveles de abstracción. Al igual que VHDL, este lenguaje es un estándar de dominio público. Este lenguaje se diseñó basandose en el lenguaje de programación C, con el fin de que resultara familiar para los diseñadores y así fuese rápidamente aceptado. Por ello, Verilog tiene un preprocesador como C y la mayoría de sus palabras reservadas son similares a las de C. El ultimo capitulo consta de la comparación de los lenguajes descritos anteriormente. La comparación se divide en dos aspectos: Comparación de las características de los lenguajes: se comparan las diferentes características de cada lenguaje mostrando las deficiencias y virtudes de los lenguajes. Comparación de los elementos del lenguaje: un mismo diseño será descrito en los dos lenguajes, permitiendo comparar la forma en la que se programan los lenguajes y sus diferentes elementos. Después de todo ello, se llegará a la conclusión de que lenguaje es mejor, en caso de que lo haya. ABSTRACT The aim of this project is to compare the most popular hardware description languages (HDL). These languages are VHDL and Verilog. In order to be able to realize the most complete comparison possible it is necessary to describe the different languages that are going to be introduced. Before explaining each language individually, it will be explained the kind of language they belong to. Verilog and VHDL are grouped under the hardware description languages. An HDL is a specialized programming language that is used to define the structure, design and operation of electronic circuits and digital electronics. This way, these languages enable to a formal description of an electronic circuit and allow for their automatic analysis and simulation. Afterwards the languages to compare are described. both languages are described in its entirety, being exposed their methodology of design and their methodology of programming for the purpose of the reader being able to understand any described design in these languages and being able to create them by himself. The VHDL language is a description language of electronic digital circuits whose aim is the description of electronic circuits or modelling of scientific phenomena. Since it is not a programming language, in order to be able to design circuits using it, it is necessary to know its syntax and consider a series of issues. This language VHDL is a standard of public domain called IEEE 1076-1993. Being a standard means that it does not depend on any manufacturer or device, it is independent; this also results in the possibility of reuse these designs. Finally, being a standard has the advantage of being a hierarchic design. Consequently, an order is maintained and some hierarchic rules are followed. The Verilog language is also a description language of electronic digital circuits. It supports the design, test and implementation of analogy, digital and mixed signals circuits at different levels of abstraction. As well as VHDL, this language is a standard of public domain. It was designed based on the programming language C in order to being familiar to designers and this way it was promptly accepted. For these reasons, Verilog has a similar pre-processor to c and the mainly of its reserved words are similar to C’s reserved words. The last chapter consist of the comparison between the languages previously described. This comparison is divided in two aspects: Comparison of characteristics of the languages: the different characteristics of each language are compared showing their weaknesses and strengths. Comparison of language elements: the same design will be described in both languages, allowing the comparison between the ways in which each language is programmes and their differences. Finally and taking into consideration all the previous information, it will be concluded which language is better, in case any of them is.

Más información

ID de Registro: 48895
Identificador DC: http://oa.upm.es/48895/
Identificador OAI: oai:oa.upm.es:48895
Depositado por: Biblioteca Universitaria Campus Sur
Depositado el: 09 Ene 2018 13:03
Ultima Modificación: 09 Ene 2018 13:18
  • GEO_UP4
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • InvestigaM
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM