Un Modelo simplificado del procesador 68000 en VHDL

González García, Salvador (2018). Un Modelo simplificado del procesador 68000 en VHDL. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S. de Ingenieros Informáticos (UPM), Madrid, España.

Descripción

Título: Un Modelo simplificado del procesador 68000 en VHDL
Autor/es:
  • González García, Salvador
Director/es:
  • Hermida de la Rica, Mariano
Tipo de Documento: Proyecto Fin de Carrera/Grado
Grado: Grado en Ingeniería Informática
Fecha: Enero 2018
Materias:
Escuela: E.T.S. de Ingenieros Informáticos (UPM)
Departamento: Arquitectura y Tecnología de Sistemas Informáticos
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img]
Vista Previa
PDF (Document Portable Format) - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (5MB) | Vista Previa

Resumen

Se realiza un modelo simplificado del procesador 68000 en el lenguaje d e descripción de hardware VHDL. Para ello, se diseña una arquitectura simplificada del procesador que permita realizar una implementación del mismo y que pueda ejecutar las instrucciones de su juego de instrucciones. Todos los subsistemas están simplificad os respecto de la documentación disponible de Motorola. Entre los subsistemas estudiados e implementados se encuentran la unidad de control, la ALU, el banco de registros, el contador de programa, el registro de estado, así como una memoria externa sencill a y otros módulos auxiliares que sirven para simular el comportamiento de las señales internas del procesador con el programa ModelSim. Para testear el funcionamiento del procesador, se realizará un ensamblador sencillo capaz de convertir en código máquina programas escritos en el lenguaje ensamblador del 68000.---ABSTRACT---A simplified model for the Motorola 68000 processor is made, coded in the hardware description language VHDL. A simplified architecture for the processor is designed in order to make an implementation of the 68000, as well as an instruction set architecture capable of executing instructions sequentially. All subsystems are simplified versions of the original processor, based on Motorola reference documentation. Control unit, register bank, program counter, state register, as well as a simple external memory and other auxiliary modules are among the subsystems examined and implemented. Internal processor signals are simulated using ModelSim. A simple assembler is made for executing programs written in assembly language for the 68000 processor.

Más información

ID de Registro: 49734
Identificador DC: http://oa.upm.es/49734/
Identificador OAI: oai:oa.upm.es:49734
Depositado por: Biblioteca Facultad de Informatica
Depositado el: 20 Mar 2018 14:09
Ultima Modificación: 20 Mar 2018 14:09
  • GEO_UP4
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • InvestigaM
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM