Control del consumo de un descodificdor RVC-HEVC sobre plataforma Multi DSP

Barriobero Moreno, Javier Adrián (2017). Control del consumo de un descodificdor RVC-HEVC sobre plataforma Multi DSP. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. y Sistemas de Telecomunicación (UPM), Madrid.

Description

Title: Control del consumo de un descodificdor RVC-HEVC sobre plataforma Multi DSP
Author/s:
  • Barriobero Moreno, Javier Adrián
Contributor/s:
  • Chavarrías Lapastora, Miguel
Item Type: Final Project
Degree: Grado en Ingeniería Electrónica de Comunicaciones
Date: 17 February 2017
Subjects:
Freetext Keywords: Video digital Codificación
Faculty: E.T.S.I. y Sistemas de Telecomunicación (UPM)
Department: Ingeniería Telemática y Electrónica
Creative Commons Licenses: Recognition - No derivative works - Non commercial

Full text

[img]
Preview
PDF - Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (4MB) | Preview
[img] Archive (ZIP) - Users in campus UPM only
Download (5MB)

Abstract

Desde el inicio de las primeras transmisiones de vídeo digital hasta el día de hoy, tanto la resolución como la calidad de las imágenes se han visto incrementadas de forma continuada. Mediante la creación de sucesivos estándares de codificación de vídeo digital se ha conseguido reducir la tasa binaria necesaria para su difusión, lo que ha llevado a un incremento de la complejidad de los dispositivos de emisión y recepción. Esta complejidad requiere de dispositivos con elevadas capacidades de cálculo en ambos extremos que realicen las tareas de codificación y descodificación. En la actualidad, la necesidad de cómputo impide que estos algoritmos se ejecuten en procesadores que sólo disponen de un núcleo. Durante los últimos años, los distintos fabricantes de procesadores vienen desarrollando procesadores que integran en su arquitectura varios núcleos. Este tipo de tecnologías ofrecen una solución a las necesidades de potencia de cálculo requerida por los últimos estándares de codificación de vídeo digital. Más recientemente, estos procesadores multinúcleo se han comenzado a utilizar sobre terminales multimedia móviles alimentados por baterías. En este entorno, el empleo de dispositivos de bajo consumo se torna fundamental para prolongar el tiempo de video de los terminales móviles. En esta situación se plantea el problema de disponer de un sistema portátil, con una alimentación energética limitada, pero con la suficiente potencia de cálculo como para procesar la descodificación de un vídeo a la velocidad suficiente como para no reducir la experiencia visual. En este Proyecto Fin de Grado se ha diseñado un algoritmo que permite emplear diferente número de procesadores o modificar su frecuencia para adaptar la carga computacional necesaria al vídeo que se está descodificando, minimizando de este modo el consumo de energía del sistema. Para la validación del algoritmo desarrollado se ha utilizado la plataforma basada en el Procesador Digital de Señales (DSP) TMDSEVM6678L, del fabricante Texas Instruments, que cuenta con ocho núcleos de tipo C66. Además, se ha utilizado una implementación del estándar High Efficiency Video Coding (HEVC) basada en Reconfigurable Video Coding (RVC). La utilización de una implementación basada en ambos estándares se justifica en que HEVC es el estándar de codificación de vídeo más moderno y el último en ser estandarizado; al tiempo que RVC facilita la gestión de la ejecución en paralelo de los bloques funcionales que integran el descodificador sobre una plataforma multinúcleo, entre otras ventajas. Tras el diseño e implementación del algoritmo se han realizado pruebas para comprobar su correcto funcionamiento empleando secuencias estandarizadas por el grupo de trabajo MPEG. Las conclusiones obtenidas´permitirán mejorar el algoritmo y proponer nuevas alternativas quedando abiertas varias líneas de trabajo para futuros PFG. Los objetivos planteados se han resuelto de acuerdo a las expectativas consiguiendo caracterizar el consumo en los distintos escenarios de la descodificación del video y desarrollando un algoritmo de toma de decisiones eficiente. Dicho algoritmo permite al usuario establecer un equilibro entre ahorro energético y ratio de descodificación. Abstract: From the beginning of the first transmission of digital video until the present day, both, the resolution and the quality of the images have been increased continuously. The new standards for digital video coding have reduced the bit rate to broadcast, thus moving the complexity of system to the emission and reception modules. This complexity requires processing devices with high capabilities in transmission and reception sides. Currently, it is not possible to use monocore processors to implement encoders and decoders due to their limited processing power. Over the last years, different manufactures of processors have been developing integrated architectures with multiple cores, thereby providing a good solution to increase quality of video due to high computing requirements. More recently, these multicore processors are being used by multimedia mobiles devices powered by batteries. The solution to this problem would be a mobile system with limited energy capacity but with enough computing and decoding power to decode a video at sufficient rate without reducing the user experience. In this project, an algorithm has been developed for allowing the use of different numbers of processors or to change their frequency. These techniques allow adapting the necessary computing power for the decoder video and reducing the system energy consumption. The algorithm developed in this project has been tested in the TMDSEVM6678L platform, which is manufactured by Texas instruments. This board has a Digital Signal Processor (DSP) with 8 C66-family cores. Furthermore, this algorithm uses the decoding standard High Efficiency Video Coding (HEVC), based on Reconfigurable Video Coding (RVC). The implementation based on these two standards, is explained because the HEVC is the most recently video coding standard, and the RVC standard helps to manage the parallelization over in a multicore platform, as well as many others benefits. When the algorithm has been finished, it has been tested by using the standardized sequences proposed by the MPEG working group. The results obtained from this project will allow improving and proposing new alternatives for the others algorithms. The proposed goals have been solved according to the expectations, being able to characterize the power consumption in different scenes of video decoding. Developing an efficient behavior algorithm, that achieves a balance between energetic saving adjusting to an external power supply and maintaining decoding ratio.

More information

Item ID: 52318
DC Identifier: http://oa.upm.es/52318/
OAI Identifier: oai:oa.upm.es:52318
Deposited by: Biblioteca Universitaria Campus Sur
Deposited on: 20 Sep 2018 08:23
Last Modified: 20 Sep 2018 13:03
  • Logo InvestigaM (UPM)
  • Logo GEOUP4
  • Logo Open Access
  • Open Access
  • Logo Sherpa/Romeo
    Check whether the anglo-saxon journal in which you have published an article allows you to also publish it under open access.
  • Logo Dulcinea
    Check whether the spanish journal in which you have published an article allows you to also publish it under open access.
  • Logo de Recolecta
  • Logo del Observatorio I+D+i UPM
  • Logo de OpenCourseWare UPM