Diseño de un banco de pruebas para evaluar el rendimiento en descodificadores HEVC sobre la plataforma MULTI-DSP TMDSEVM6678

Camuñas Galán, Estefanía (2017). Diseño de un banco de pruebas para evaluar el rendimiento en descodificadores HEVC sobre la plataforma MULTI-DSP TMDSEVM6678. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. y Sistemas de Telecomunicación (UPM), Madrid.

Description

Title: Diseño de un banco de pruebas para evaluar el rendimiento en descodificadores HEVC sobre la plataforma MULTI-DSP TMDSEVM6678
Author/s:
  • Camuñas Galán, Estefanía
Contributor/s:
  • Chavarrías Lapastora, Miguel
Item Type: Final Project
Degree: Grado en Ingeniería de Sistemas de Telecomunicación
Date: 25 July 2017
Subjects:
Freetext Keywords: Codificación de video de alta eficiencia Video digital
Faculty: E.T.S.I. y Sistemas de Telecomunicación (UPM)
Department: Ingeniería Telemática y Electrónica
Creative Commons Licenses: Recognition - No derivative works - Non commercial

Full text

[img]
Preview
PDF - Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (1MB) | Preview

Abstract

Desde mediados de los años 80 hasta el día de hoy la producción, transmisión y difusión de contenidos multimedia digitales ha ido en continuo aumento, y en particular del vídeo digital. En este sentido, distintas organizaciones, empresas e instituciones internacionales han ido desarrollando diversos estándares de codificación de vídeo digital. El último de estos estándares es el conocido como High Efficiency Video Coding (HEVC) o H.265. El desarrollo de nuevos estándares de codificación ha implicado desde su origen largos periodos de desarrollo. Por ello, el grupo Moving Pictures Experts Group (MPEG) propuso a mediados de la pasada década el estándar Reconfigurable Video Coding (RVC). La implementación de descodificadores de vídeo en base a RVC permite, entre otras ventajas, reducir los tiempos de desarrollo e implementación de descodificadores de vídeo sobre distintas plataformas hardware. Esto es posible ya que los descodificadores quedan especificados en base a un modelo de alto nivel basado en descripciones de flujos de datos. Sin embargo, el incremento en la complejidad de los algoritmos que implementan los diferentes estándares de codificación ha elevado las necesidades, en términos de potencia de cálculo, de los procesadores sobre los que se ejecutan estas aplicaciones. En este marco tecnológico, la utilización de plataformas multinúcleo es una solución ampliamente adoptada, considerando en todo momento el incremento en la complejidad de la programación de este tipo de entornos. Además, un factor a tener en cuenta es la forma mediante la cual se realiza el particionado de la carga computacional entre los distintos núcleos disponibles en un procesador multinúcleo. En este sentido, RVC, junto con la herramienta Open RVC CAL Compiler (Orcc), facilitan la ejecución en entornos multinúcleo de los distintos bloques funcionales que integran los descodificadores. Para su análisis, se han utilizado dos tipos de distribuciones: una estática, basada en la experiencia del programador, y otra dinámica basada en distintas estrategias de particionado de la carga y la toma de medidas de rendimiento en tiempo de ejecución. En este punto, el análisis del rendimiento conseguido a partir de las distintas estrategias de mapeo, implementando descodificadores sobre distintas plataformas multinúcleo supone un reto. Así, este proyecto tiene como objetivo automatizar el proceso de toma de medidas que permitan verificar el correcto funcionamiento de los descodificadores sobre distintas plataformas multinúcleo, teniendo para ello en consideración las distintas estrategias de mapeo. Para conseguir el objetivo de este proyecto se han escrito dos programas, uno para plataformas basadas en Procesadores de Propósito General (GPPs), y otro para plataformas basadas en Procesadores Digitales de Señales (DSPs). Además, se han utilizado dos versiones distintas de descodificadores HEVC-RVC implementados sobre las distintas plataformas multinúcleo utilizadas durante el desarrollo de este Proyecto Fin de Grado. Abstract: From the mid-1980s to the present day the production, the transmission and the broadcasting of digital multimedia content has been continuously increasing, in particular digital video. For that matter, different organizations, companies and international institutions have been developing diverse digital video coding standards. The last of these digital video codification standards is known as High Efficiency Video Coding (HEVC) or H.265. The development of new coding standards has involved long periods of development. For this reason, the Moving Pictures Experts Group (MPEG) proposed the Reconfigurable Video Coding (RVC) standard in the middle of the last decade. The implementation of video decoders based on RVC allows, among other advantages, reducing the development and implementation times of video decoders on different hardware platforms. This is possible since the decoders are specified according to a high level model which is based on data flows descriptions. However, the increase in the complexity of the algorithms that implement different coding standards has raised the needs, in terms of computing power, of the processors on which these applications are executed. In this technological framework, the use of multicore platforms is a widely adopted solution, considering the increase of the complexity when programming for these targeted platforms. In addition, one factor to be taken into account is the way by which the partitioning of the computational load between the different available cores in a multicore processor is performed. For that matter, RVC, together with the Open RVC CAL Compiler (Orcc), ease the execution in multi-core environments of the different functional blocks that integrating the decoders. Two types of distributions have been used: a static one, based on the experience of the programmer, and a dynamic one based on the analysis of profile information taken at runtime. At this point, the performance analysis obtained from the different mapping strategies, implementing decoders on different multicore platforms is a challenge. Thus, this project aims to automate the process of taking measures to verify the correct operation of the decoders on different multicore platforms, taking into account the different mapping solutions. To achieve the goal of this project, two programs have been written, one targeted for General Purpose Processors (GPPs), and another targeted for Digital Signal Processors (DSPs). In addition, two different versions of HEVC-RVC decoders implemented on the different multicore platforms have been used.

More information

Item ID: 52811
DC Identifier: http://oa.upm.es/52811/
OAI Identifier: oai:oa.upm.es:52811
Deposited by: Biblioteca Universitaria Campus Sur
Deposited on: 29 Oct 2018 09:09
Last Modified: 29 Oct 2018 09:09
  • Logo InvestigaM (UPM)
  • Logo GEOUP4
  • Logo Open Access
  • Open Access
  • Logo Sherpa/Romeo
    Check whether the anglo-saxon journal in which you have published an article allows you to also publish it under open access.
  • Logo Dulcinea
    Check whether the spanish journal in which you have published an article allows you to also publish it under open access.
  • Logo de Recolecta
  • Logo del Observatorio I+D+i UPM
  • Logo de OpenCourseWare UPM