Diseño, implementación y validación de una shield para la tarjeta de desarrollo de sistemas embebidos PYNQ-Z1

Caro Chinchilla, María (2019). Diseño, implementación y validación de una shield para la tarjeta de desarrollo de sistemas embebidos PYNQ-Z1. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. Industriales (UPM).

Description

Title: Diseño, implementación y validación de una shield para la tarjeta de desarrollo de sistemas embebidos PYNQ-Z1
Author/s:
  • Caro Chinchilla, María
Contributor/s:
  • Otero Marnotes, Andres
  • Rodríguez Medina, Alfonso
Item Type: Final Project
Degree: Grado en Ingeniería en Tecnologías Industriales
Date: February 2019
Subjects:
Faculty: E.T.S.I. Industriales (UPM)
Department: Automática, Ingeniería Eléctrica y Electrónica e Informática Industrial
Creative Commons Licenses: Recognition - No derivative works - Non commercial

Full text

[img]
Preview
PDF - Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (5MB) | Preview

Abstract

El propósito de este Trabajo Fin de Grado consiste en realizar una shield para latarjeta de desarrollo de sistemas embebidos PYNQ-Z1, una shield es una tarjeta de expansión electrónica que se puede apilar sobre la tarjeta base para dar funcionalidadades extra a la misma. Sin embargo el verdadero fondo del proyecto, es prestar las herramientas necesarias para el adecuado aprendizaje del uso de FPGAs en la asignatura de Electrónica Digital de la especialidad de Electrónica y Automática que ofrece la Universidad Politécnica de Madrid en el grado de Ingeniería en Tecnologías Industriales. Además, gracias a la versatilidad del dispositivo Zynq con el que cuenta la placa PYNQ-Z1, la shield desarrollada se ha empleado con éxito en asignaturas del Máster de Electrónica Industrial, como Design of Embedded Systems o Integrated Circuits and Reconfigurable Computing. En los últimos años se ha acelerado la evolución de los dispositivos programables, como las FPGAs, como consecuencia de las demandas del mercado. Las demandas más importantes se refieren a reducir del tiempo necesario para desarrollar un producto respecto a ASICs, circuitos empleados para aplicaciones específicas, o mejorar el paralelismo que ofrecen las FPGAs frente a CPUs, unidad central de procesamiento que interpretan las instrucciones y las ejecutan de manera secuencial. Los fabricantes de FPGAs respondena estas demandas dando lugar a grandes avances en un tiempo limitado. Uno de los primeros avances fue el lanzamiento de dispositivos System on Chip, SoC,que supuso una revolución en la arquitectura interna de los dispositivos integrando en un único chip, un procesador y lógica programable (hardware). Permitiendo de este modo desarrollar lo mejor de los dos mundos, la flexibilidad y la reducción en el tiempo de desarrollo de software, y la alta tasa de procesado hardware. Sin embargo, en este tipo de diseño la dificultad se plantea en la búsqueda del equilibrio entre alcanzar la versatilidad necesaria sin perjudicar la velocidad de trabajo. Los lenguajes de descripción Hardware permiten sintetizar descripciones de los algoritmos realizadas mediante transferencias entre registros (RTL) en circuitos digitales, acelerando el desarrollo de código sintetizable en FPGAs, buscando con ello acelerar la implementación en lógica programable de las funciones que tardan más tiempo en ejecutarse.

More information

Item ID: 54119
DC Identifier: http://oa.upm.es/54119/
OAI Identifier: oai:oa.upm.es:54119
Deposited by: Biblioteca ETSI Industriales
Deposited on: 27 Feb 2019 08:00
Last Modified: 26 Apr 2019 22:30
  • Logo InvestigaM (UPM)
  • Logo GEOUP4
  • Logo Open Access
  • Open Access
  • Logo Sherpa/Romeo
    Check whether the anglo-saxon journal in which you have published an article allows you to also publish it under open access.
  • Logo Dulcinea
    Check whether the spanish journal in which you have published an article allows you to also publish it under open access.
  • Logo de Recolecta
  • Logo del Observatorio I+D+i UPM
  • Logo de OpenCourseWare UPM