Red neuronal artificial en FPGAs

Ebrero Barrantes, Javier (2019). Red neuronal artificial en FPGAs. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. de Sistemas Informáticos (UPM), Madrid.

Description

Title: Red neuronal artificial en FPGAs
Author/s:
  • Ebrero Barrantes, Javier
Contributor/s:
  • García Alcántara, Vicente A.
  • Barrado Aguirre, Samuel
Item Type: Final Project
Degree: Grado en Ingeniería de Computadores
Date: July 2019
Subjects:
Freetext Keywords: Redes neuronales artificiales
Faculty: E.T.S.I. de Sistemas Informáticos (UPM)
Department: Sistemas Informáticos
Creative Commons Licenses: Recognition - No derivative works - Non commercial

Full text

[img]
Preview
PDF - Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (2MB) | Preview
[img] Archive (ZIP) - Users in campus UPM only
Download (484kB)

Abstract

Este proyecto consiste en la realización de una red neuronal artificial con una FPGA (Field Programming Gate Array, del español, matriz de puertas programables). Para ello, en la primera iteración del proyecto se realizarán los componentes básicos necesarios para el correcto funcionamiento de la red neuronal artificial. Para poder desarrollar este proyecto han sido necesarios unos conocimientos previos en una materia específica como es la inteligencia artificial y el lenguaje de descripción hardware VHDL, los cuales, se han reflejado en el apartado de conocimientos previos del proyecto. Por otro lado, en la parte de desarrollo, se ha realizado una arquitectura modular bottom-to-top (del español, de más bajo a más alto) que consiste en el desarrollo de componentes más pequeños y básicos, a más grandes y complejos. Cada módulo es independiente del resto y su función está totalmente acotada a un objetivo, como por ejemplo, controlar otro módulo, realización de un algoritmo, etc. De esta manera se consigue un sistema escalable, fácil de comprobar, con posibilidades de mejoras y de conexión con otros proyectos. Entre todos los módulos cabe destacar varios de ellos, como pueden ser, la realización de la función sigmoid (del español, función sigmoide) y los módulos encargados de controlar las distintas neuronas, capas y la totalidad de la red neuronal. Como comprobación de todo lo realizado, en el capítulo de resultados, se muestra la estructura de una red neuronal que implementa la puerta lógica XNOR mediante la estructura generada en este proyecto. Para finalizar, se definen unas líneas futuras en las que se añaden nuevas características con mejoras a nivel de rendimiento, escalabilidad y funcionalidades para alargar la vida útil del proyecto. Abstract: This project consists in the realization of an artificial neural network with a FPGA (Field Programming Gate Array). At the first iteration of the project it will be done the basic components in order to the properly functioning of the artificial neural network. To be able to do this project, it has been necessary a previous knowledge in a specific ambit such as the artificial intelligence and the hardware description language VHDL, which has been reflected at the background knowledge chapter. On the other hand, at the development part it has been accomplished a modular architecture bottom-to-top which consist in the develop of basic and smaller components to more complex and bigger. Each module is independent of others and its task is limited to a specific target, such as control another module, doing an algorithm and so on. Then, in this way, a scalable system is achieved, easy to check, better possibilities for improvement and it is easier to connect with other projects. Among all the modules it is worth mentioning several of them, like the develop of the sigmoid function and the entities in charge of controlling the distinct neurons, layers and the whole neural network. As a check of everything done, at the results chapter, the structure of a neural network which implement the XNOR logic gate is shown through the structure generate in this project. Finally, future lines are defined in which new characteristics with performance improvement, scalability and functionalities are added in order to lengthen the useful life of the project.

More information

Item ID: 56136
DC Identifier: http://oa.upm.es/56136/
OAI Identifier: oai:oa.upm.es:56136
Deposited by: Biblioteca Universitaria Campus Sur
Deposited on: 08 Aug 2019 05:22
Last Modified: 08 Aug 2019 05:22
  • Logo InvestigaM (UPM)
  • Logo GEOUP4
  • Logo Open Access
  • Open Access
  • Logo Sherpa/Romeo
    Check whether the anglo-saxon journal in which you have published an article allows you to also publish it under open access.
  • Logo Dulcinea
    Check whether the spanish journal in which you have published an article allows you to also publish it under open access.
  • Logo de Recolecta
  • Logo del Observatorio I+D+i UPM
  • Logo de OpenCourseWare UPM