Design and implementation in a DSP of a digital double voltage/current loop for a power inverter for an aircraft application

Duret, Benoit Alexandre; Moreno González, Félix Antonio; Meneses Herrera, David; García Suárez, Oscar; Oliver Ramírez, Jesús Angel; Alou Cervera, Pedro y Cobos Márquez, José Antonio (2010). Design and implementation in a DSP of a digital double voltage/current loop for a power inverter for an aircraft application. En: "XXV Conference on Design of Circuits and Integrated Systems, 2010 (DCIS)", 17/11/2010 - 19/11/2010, Lanzarote, Canarias, España.

Descripción

Título: Design and implementation in a DSP of a digital double voltage/current loop for a power inverter for an aircraft application
Autor/es:
  • Duret, Benoit Alexandre
  • Moreno González, Félix Antonio
  • Meneses Herrera, David
  • García Suárez, Oscar
  • Oliver Ramírez, Jesús Angel
  • Alou Cervera, Pedro
  • Cobos Márquez, José Antonio
Tipo de Documento: Ponencia en Congreso o Jornada (Artículo)
Título del Evento: XXV Conference on Design of Circuits and Integrated Systems, 2010 (DCIS)
Fechas del Evento: 17/11/2010 - 19/11/2010
Lugar del Evento: Lanzarote, Canarias, España
Título del Libro: Proceedings of XXV Conference on Design of Circuits and Integrated Systems, 2010 (DCIS)
Fecha: 2010
Materias:
Palabras Clave Informales: Digital Signal Processor ; Control Loop design ; Comunication protocol ; Inverter 400H
Escuela: E.T.S.I. Industriales (UPM)
Departamento: Automática, Ingeniería Electrónica e Informática Industrial [hasta 2014]
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img]
Vista Previa
PDF (Document Portable Format) - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (647kB) | Vista Previa

Resumen

In this paper is presented a method of control of a power inverter with a DSP. The control is based on two PWMs that controlled a full bridge. Being an application for avionics, a slow branch has a frequency of 400Hz. In order to have precision in the final waveform, the fast branch of the full bridge is 40 kHz, what prevents a calculation time of 25µs for the computation for all the system. In addition, a communication protocol has been implemented to be able to put the inverters in a parallel mode and in three phase mode

Más información

ID de Registro: 7771
Identificador DC: http://oa.upm.es/7771/
Identificador OAI: oai:oa.upm.es:7771
URL Oficial: http://www.iuma.ulpgc.es/dcis2010/
Depositado por: Memoria Investigacion
Depositado el: 04 Ago 2011 11:51
Ultima Modificación: 23 Feb 2017 17:41
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM