Estructuras óptimas de detección y corrección de errores dirigidas a computadores construidos con lógica de alto nivel de Integración: aplicación industrial

Abstract

Este trabajo trata de la aplicación de los códigos detectores y correctores
de error al diseño de los Computadores Tolerantes a Fallos, planteando
varias estrategias óptimas de detección y corrección para algunos
subsistemas.
En primer lugar,"se justifica la necesidad de aplicar técnicas de
Tolerancia a Fallos. A continuación se hacen previsiones de evolución de la
tecnología de Integración, así como una tipificación de los fallos en circuitos
Integrados. Partiendo de una recopilación y revisión de la teoría de
códigos, se hace un desarrollo teórico cuya aplicación permite obligar a
que algunos de estos códigos sean cerrados respecto de las operaciones elementales
que se ejecutan en un computador. Se plantean estrategias óptimas
de detección y corrección de error para sus subsistemas mas Importantes,
culminando en el diseño, realización y prueba de una unidad de memoria y
una unidad de proceso de datos con amplias posibilidades de detección y corrección
de errores.---ABSTRACT---The present work deals with the application of error detecting and
correctíng codes to the désign of Fault Tolerant Computers. Several óptimo»
detection and correction strategies are presented to be applied in some
subsystems.
First of all, the necessity of applying Fault Tolerant techniques
is explained. Later, a study on íntegration technology evolution and typification
of Integrated circuit faults 1s developed. Based on a compilation
and revisión of Coding Theory, a theoretical study is carried out. It
allows us to force some of these codes to be closed over elementary operations.
Optimum detection and correction techniques are presented for the
raost important subsystems. Flnally, the design, building and testing of a
memory unit and a processing unit provided with wlde error detection and
correction posibilities 1s shown.