Full text
Preview |
PDF
- Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (504kB) | Preview |
Pedregal Helft, Paloma (2018). Microarchitecture simulation for security. Thesis (Master thesis), E.T.S. de Ingenieros Informáticos (UPM).
Title: | Microarchitecture simulation for security |
---|---|
Author/s: |
|
Contributor/s: |
|
Item Type: | Thesis (Master thesis) |
Masters title: | Software y Sistemas |
Date: | July 2018 |
Subjects: | |
Faculty: | E.T.S. de Ingenieros Informáticos (UPM) |
Department: | Lenguajes y Sistemas Informáticos e Ingeniería del Software |
Creative Commons Licenses: | Recognition - No derivative works - Non commercial |
Preview |
PDF
- Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (504kB) | Preview |
Finding minimal eviction sets, sets of memory addresses of minimum size that can
evict content from the cache, is essential in many cache side-channel attacks.
There is a lack of knowledge about numerous elements of the microarchitecture involved
in those side-channel attacks, such as replacement policies, slicing and translation
of virtual to physical addresses.
In order to better understand the security performance of caches and to bridge the
gap between the results of tests over real hardware, and the theoretical behaviour of
caches, we create a model of the microarchitectural aspects of computers relevant to
finding minimal eviction sets. The model allows simulating tests on different caches,
thanks to the parametrization of the features of the microarchitecture. The parameters
include deterministic and probabilistic replacement policies.
We model the algorithms used to evaluate eviction sets and three reduction algorithms,
which reduce eviction sets to minimal eviction sets. We use themodel to simulate two
of the reduction algorithms in caches with different characteristics, and we evaluate
the robustness of those algorithms.---ABSTRACT---Encontrar eviction sets mínimos, es decir, sets de direcciones de memoria de tamaño
mínimo que puedan desalojar contenido de una caché, es esencial en numerosos ataques
de canal lateral (side-channel attacks) a cachés.
Existe una desinformación general sobre numerosos elementos de la microarquitectura
de los ordenadores relacionados con este tipo de ataque, como las políticas de
reemplazamiento, el slicing o la traducción de direcciones dememoria virtuales a físicas.
Para alcanzar una mayor comprensión del comportamiento de las cachés en cuestión
de seguridad, y para salvar la distancia entre los resultados de tests reales sobre hardware,
y el comportamiento teórico de las cachés, creamos unmodelo en Haskell de los
aspectos de la microarquiectura relevantes para encontrar eviction sets mínimos. El
modelo permite simular experimentos en cachés con diferentes características, gracias
a la parametrización de los diferentes rasgos de la microarquitectura. Los parámetros
incluyen políticas de reemplazamiento deterministas y probabilisticas.
Modelamos el algoritmo usados para evaluar eviction sets y tres algoritmos de reducción,
usados para reducir un eviction set a un tamaño mínimo. Utilizamos el modelo
para simular dos de los algoritmos de reducción en cachés con diferentes características,
y evaluamos la robustez de los algoritmos.
Item ID: | 51743 |
---|---|
DC Identifier: | https://oa.upm.es/51743/ |
OAI Identifier: | oai:oa.upm.es:51743 |
Deposited by: | Biblioteca Facultad de Informatica |
Deposited on: | 24 Jul 2018 17:32 |
Last Modified: | 24 Jul 2018 17:32 |