Diseño de una Interfaz HPS-FPGA para la Plataforma SocKit

Martínez Álvarez, Javier (2018). Diseño de una Interfaz HPS-FPGA para la Plataforma SocKit. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. y Sistemas de Telecomunicación (UPM), Madrid.

Description

Title: Diseño de una Interfaz HPS-FPGA para la Plataforma SocKit
Author/s:
  • Martínez Álvarez, Javier
Contributor/s:
Item Type: Final Project
Degree: Grado en Ingeniería Electrónica de Comunicaciones
Date: 30 May 2018
Subjects:
Freetext Keywords: Interfaz de comunicaciones
Faculty: E.T.S.I. y Sistemas de Telecomunicación (UPM)
Department: Ingeniería Telemática y Electrónica
Creative Commons Licenses: Recognition - No derivative works - Non commercial

Full text

[thumbnail of TFG_JAVIER_MARTINEZ_ALVAREZ.pdf]
Preview
PDF - Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (6MB) | Preview
[thumbnail of Anexos] Archive (ZIP) (Anexos) - Users in campus UPM only
Download (34MB)

Abstract

En el desarrollo de este proyecto se integra y pone en funcionamiento el conjunto de herramientas necesarias en un ciclo de diseño de sistemas embebidos basados en Embedded Linux en una Cyclone V de Altera sobre la tarjeta de prototipado SoCKit. En primer lugar, se analizarán el conjunto de herramientas disponibles para diseñar el sistema hardware sobre la tarjeta SoCKit, fabricada por Arrow, la cual dispone de un Cyclone V basado en una arquitectura ARM Cortex A9 MP Core, para diseñar una interfaz de comunicaciones entre el HPS y la FPGA. Para ello se diseñará distintos periféricos con interfaz Avalon-MM e interfaz AXI-3, que serán integrados en el sistema junto con los componentes necesarios para llevar a cabo la comunicación, pudiendo ser utilizados como cualquier otro recurso disponible en la tarjeta SoCKit. A su vez se realizarán una serie de pruebas funcionales necesarias para comprobar el correcto funcionamiento de los periféricos personalizados y el sistema de comunicación. Una vez finalizada la parte hardware y prototipada sobre la tarjeta SoCKit, se procederá a generar un sistema operativo Linux en la tarjeta SoCKit. Para ello se analizarán las herramientas necesarias para arrancar dicho sistema operativo y poder controlar desde software los periféricos de la FPGA creando un sistema completo de comunicación entre el HPS y la FPGA. Por último, se procederá a analizar las herramientas de diseño y depuración de aplicaciones en lenguaje C con el objetivo de desarrollar una aplicación capaz de ejecutarse en el sistema operativo Linux de la tarjeta SoCKit y medir los tiempos de las transacciones de lectura y de escritura entre el HPS y la FPGA.
Abstract:
In this project development is integrated and put in operation the necessary tool kits for the design of embedded cycles based on Embedded Linux in a Cyclone V (Altera) on prototyping cards SoCKit. In the first place, we will analyse the available tool kits to design the hardware system on the SoCKit card manufactured by Arrow, which has a Cyclone V based in the ARM Cortex A9 MP Core architecture, to design a communication interface between the HPS and the FPGA. To do this, we design peripherals with Avalon-MM and AXI-3 interface, that will be integrated in the system with the necessary components to accomplish the communication, being able to use them like any other resource available in the SoCKit card. At the same time, we will conduct necessary functional test to check the proper functioning of the customized peripherals and the communication system. Once we finish with the hardware and prototyped part on the SoCKit, we will proceed to develop a Linux operative system on the SoCKit. To do this we will analyse the necessary tools to start up that OS and be able to control with the software the FPGA peripherals developing a complete communications system between the HPS and the FPGA. Finally, we proceed to analyse the design tools and debugging of applications in C language with the main purpose to develop an application able to run in the Linux operative system on the SoCKit card and measure the reading and writing transaction times between the HPS and the FPGA.

More information

Item ID: 53167
DC Identifier: https://oa.upm.es/53167/
OAI Identifier: oai:oa.upm.es:53167
Deposited by: Biblioteca Universitaria Campus Sur
Deposited on: 04 Dec 2018 07:45
Last Modified: 04 Dec 2018 07:45
  • Logo InvestigaM (UPM)
  • Logo GEOUP4
  • Logo Open Access
  • Open Access
  • Logo Sherpa/Romeo
    Check whether the anglo-saxon journal in which you have published an article allows you to also publish it under open access.
  • Logo Dulcinea
    Check whether the spanish journal in which you have published an article allows you to also publish it under open access.
  • Logo de Recolecta
  • Logo del Observatorio I+D+i UPM
  • Logo de OpenCourseWare UPM