Diseño e implementación en VHDL de una red neuronal basada en bloques

Abstract

El presente Trabajo de Fin de Grado aborda el diseño hardware de una red neuronal basada en bloques para su posterior implementación en una FPGA (Field Programmable Gate Array).
Este trabajo se contextualiza en el conjunto de proyectos de desarrollo de sistemas embebidos digitales, en concreto, sistemas reconfigurables, del Centro de Electrónica Industrial (CEI) de la Escuela Técnica Superior de Ingenieros Industriales (ETSII), perteneciente a la Universidad Politécnica de Madrid (UPM), con líneas de inteligencia en chip y hardware evolutivo. Este proyecto en concreto está incluido en estas líneas.
Los sistemas basados en hardware ofrecen soluciones más rápidas que los basados en software. Esto se debe a que el software es secuencial, es decir, no puede ejecutar más de una operación en un instante determinado. El hardware, por su parte, puede realizar múltiples procesos en paralelo, característica idónea para lograr que una red neuronal proporcione buenos resultados.
Una RNA (Red Neuronal Artificial) es un modelo matemático que busca imitar el funcionamiento del cerebro humano. Está compuesta de células no especializadas conectadas entre sí que trabajan como un conjunto. Uno de los atributos más significativos de estas estructuras es que tienen la capacidad de “aprender”. El proceso de aprendizaje funciona de manera similar al del cerebro. Presentando a la red un problema, para resolverlo se crean, se fortalecen, se debilitan y se destruyen determinadas conexiones, dando lugar a caminos por los que circula la información. Una vez la red está entrenada en la resolución de un tipo de problema, es capaz de resolver casos nuevos sin contar con información que le proporcione feedback. Estas estructuras se utilizan en el control de robots autónomos, en la identificación de patrones y en la mejora de imágenes, entre otras aplicaciones.
El aprendizaje de una RNA requiere que se efectúen modificaciones en la estructura de la misma. Para ello resulta especialmente adecuado utilizar soportes físicos como las FPGAs. Estos dispositivos se componen de bloques lógicos y de elementos capaces de almacenar datos cuyas conexiones pueden programarse y reprogramarse tantas veces como se desee. Además, pueden realizarse modificaciones mientras el dispositivo se encuentra en funcionamiento. Para la implementación del diseño presentado en este proyecto se ha seleccionado una FPGA de alto rendimiento.