Abstract
Con la tendencia en el diseño de los circuitos muy enfocada hacia los diseños
energéticamente eficientes, el uso de las FPGA pasa a estar en un primer plano. Estos dispositivos permiten aunar algunos de los beneficios de los dispositivos basados en la programación software (como los microprocesadores), en especial la flexibilidad y la posibilidad de realizar diseños de alta complejidad, manteniendo la mayoría de las características que ofrecen las soluciones basadas en uso de hardware, como el bajo consumo o la alta velocidad de ejecución.
A pesar de que el uso de estos dispositivos permite la realización de diseños cuyo consumo es bajo, para algunas aplicaciones el consumo sigue siendo un factor limitante y es necesaria una mayor optimización de la potencia consumida. Para esta optimización se utilizan una gran variedad de técnicas que están enfocadas a reducir tanto la potencia activa como la potencia estática en las diferentes etapas de vida del circuito (diseño, ejecución y standby).
Para poder realizar una optimización del consumo es obvio que es necesario conocer el valor real de este consumo, y será la medición del consumo el tema principal alrededor del cual girará el desarrollo de este TFG. Para calcular la potencia consumida por el circuito se va a medir el valor de tensión en los dos bornes de una resistencia de muy bajo valor (resistencia de Shunt), para después, mediante una simple ley de Ohm (I = U/R), poder calcular la intensidad que circula a través del circuito. Una vez obtenida la intensidad, aplicando la fórmula básica de la potencia P = U*I y conociendo el valor de la tensión de alimentación, se podrá calcular el valor de la potencia consumida.
Los datos de tensión que se miden a través de la resistencia de Shunt serán convertidos al dominio digital. La finalidad de esta conversión será obtener datos que serán más fáciles de procesar y de utilizar. Además, los datos digitales cuentan con la característica de que son más inmunes al ruido. Para realizar la conversión se utilizará una pequeña placa que lleva incorporada un ADC con 12 bits de resolución.
Esta placa y el resto del material utilizado durante el proyecto serán analizados en la primera sección de este trabajo. Se analizará tanto el diseño en su conjunto como las
características y componentes principales de cada una de las placas utilizadas.
En la segunda sección de este documento se describirá de manera detallada las
diferentes soluciones que se han implementado para cumplir con los objetivos
planteados.
Dentro de los objetivos del TFG el primero que se planteará será el de diseñar un
módulo en VHDL que tenga la capacidad de realizar un control completo del ADC, desde un
dispositivo FPGA. Este módulo deberá encargarse de dos tareas primordialmente. La primera será
configurar adecuadamente al ADC, para que los datos obtenidos tengan las características deseadas
(codificación, nivel de referencia y selección de pin correctas). La segunda tarea
será la de utilizar los datos que salgan del ADC para crear una señal que contenga
el dato de consumo completo. Este módulo estará integrado dentro de una FPGA y la comunicación
entre esta y el ADC se realizará mediante el protocolo SPI.
