Diseño de un procesador para la realización de transformadas rectangulares de acuerdo con el estándar Versatile Video Coding (VVC)

Abstract

El aumento constante de las resoluciones de vídeo en la electrónica de consumo ha llevado a la necesidad de buscar formas de aumentar el ratio de comprensión conseguido en la codificación de secuencias de vídeo sin repercutir en la calidad del mismo. Con este fin, el JVET (Joint Video Experts Team) está trabajando en el desarrollo de un estándar de codificación de vídeo llamado VVC (Versatile Video Coding) con una capacidad de compresión superior a la de los estándares actuales. El GDEM (Grupo de Diseño Electrónico y Microelectrónico) ha diseño una arquitectura capaz de realizar el cálculo de transformadas de cinco tipos sobre bloques cuadrados de 4x4, 8x8, 16x16 y 32x32, siguiendo este estándar. El objetivo de este TFG es la realización de las modificaciones necesarias sobre este procesador para adaptarlo al segundo draft del estándar, lo que implica la implementación del cálculo de transformadas sobre bloques rectangulares y la posibilidad de realizar transformadas de bloques de hasta 64x64 muestras siguiendo el algoritmo simplificado especificado en el estándar. El diseño se ha realizado para ser prototipado sobre un sistema SoC (System on Chip) que contiene una FPGA (Field-Programmable Gate Array) y un procesador de propósito general, desde el que poder controlar el procesador de transformadas. Para la verificación del diseño se han realizado simulaciones utilizando tanto datos aleatorios como datos pertenecientes a secuencias reales, las cuales se han completado en todos los casos sin errores. Completado el diseño físico, se han llevado a cabo pruebas sobre el prototipo. Estas pruebas se han utilizado para comprobar el correcto funcionamiento del sistema completo y para obtener medidas con las que caracterizar el procesador. El resultado de las pruebas sobre el prototipo ha sido positivo. Todas las pruebas planteadas se han completado con éxito, validando así el diseño realizado.
Abstract:
The constant increase of video resolution in consumer electronics led to the need for investigating ways of increasing compression ratio achieved in the coding of video sequences without affecting its quality. With this aime, the JVET (Joint Video Experts Team) is working in the development of a new video coding standard named Versatile Video Coding (VVC) with compression capabilities superior to current standars. The GDEM (Electronic and Microelectronic Design Group) designed an architecture capable of executing transform computation of five different types over blocks with sizes of 4x4, 8x8, 16x16 and 32x32 samples, according to this standard. The aime of this TFG is performing the necessary modifications over this processor in order to adapting it to the second draft of this standard, which means the implementation of transform computation over rectagular blocks and transforms calculation over block with sixes up to 64x64 samples using a simplified algorithm, as specified in the standard. The design has been done with the intention to be prototyped over a SoC (System on Chip) which contains a FPGA (Field-Programmable Gate Array) and a general-purpose processor used to manage the transforms processor. For the verification of this design, simulations have been performed using both randomly generated data and data from real sequences, which have been completed without errors. Once the physical design had been completed, test over the prototype have been done. These tests hace been used for checking the correct performance of the processor and, additionally, getting the measurements needed for characterizing the system. The results of the test have been positive. All the proposed tests have been successfully completed, which validates the design.