Realización de un expansor 12C en una FPGA

Alcalá Carpio, Carlos (2020). Realización de un expansor 12C en una FPGA. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. y Sistemas de Telecomunicación (UPM), Madrid.

Description

Title: Realización de un expansor 12C en una FPGA
Author/s:
  • Alcalá Carpio, Carlos
Contributor/s:
  • Freire Rubio, Miguel Ángel
Item Type: Final Project
Degree: Grado en Ingeniería Electrónica de Comunicaciones
Date: 29 October 2020
Subjects:
Freetext Keywords: Interfaz I2C (Inter-Integrated Circuit); Expansor de puertos; Sistemas electrónicos digitales
Faculty: E.T.S.I. y Sistemas de Telecomunicación (UPM)
Department: Ingeniería Telemática y Electrónica
Creative Commons Licenses: Recognition - No derivative works - Non commercial

Full text

[img]
Preview
PDF - Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (2MB) | Preview
[img] Archive (ZIP) - Users in campus UPM only
Download (10kB)

Abstract

En este proyecto se explica el proceso de diseño y verificación de un expansor de puertos que posee una interfaz I2C (Inter-Integrated Circuit) para poder ser controlado. Este proceso de desarrollo y verificación se ha llevado a cabo utilizando el lenguaje de descripción de hardware VHDL y el entorno de desarrollo INTEL FPGA STARTER EDITION 10.5b. Tras imponer los requisitos del sistema y realizar un estudio de la especificación del protocolo I2C para recopilar los parámetros que afectan al diseño de dispositivos de tipo esclavo, se ha propuesto un diseño basado en una metodología de diseño jerárquica. Esto implica que el diseño del sistema lo forman distintos módulos, los cuales se van a explicar a lo largo del documento. Finalmente, se han analizado los resultados obtenidos durante el proceso de verificación para comprobar el correcto funcionamiento del sistema y se han comentado las limitaciones y posibles mejoras. Abstract: This document describes the design and verification process that have been followed in order to obtain a system that behaves as a port expander. This system can be controlled through an I2C interface. Design and verification process have been performed using VHDL language and INTEL FPGA STARTER EDITION 10.5b environment. After setting the main requirements of the expander, a study of the I2C specification has been performed to define the parameters involved in a Slave device design. The system has a hierarchical structure, so it is formed by several modules that fulfil different requirements. Finally the results obtained during verification process have been analysed in order to check that the system works successfully, and limitations and improvements have been discuss.

More information

Item ID: 66531
DC Identifier: https://oa.upm.es/66531/
OAI Identifier: oai:oa.upm.es:66531
Deposited by: Biblioteca Universitaria Campus Sur
Deposited on: 25 Mar 2021 10:41
Last Modified: 25 May 2021 22:30
  • Logo InvestigaM (UPM)
  • Logo GEOUP4
  • Logo Open Access
  • Open Access
  • Logo Sherpa/Romeo
    Check whether the anglo-saxon journal in which you have published an article allows you to also publish it under open access.
  • Logo Dulcinea
    Check whether the spanish journal in which you have published an article allows you to also publish it under open access.
  • Logo de Recolecta
  • Logo del Observatorio I+D+i UPM
  • Logo de OpenCourseWare UPM