Verificación de una metodología de asignación de recursos a una especificación de flujo de datos sobre plataformas heterogéneas

Abstract

En la actualidad, las tecnologías requieren cada vez circuitos integrados que incluyan varias unidades de procesamiento a la vez. Estos circuitos integrados reciben el nombre de plataformas heterogéneas. Estas plataformas heterogéneas, están compuestas por diferentes unidades de procesamiento, ya sean diferentes CPUs (Central Processing Unit) u otras más específicas, como las GPUs (Graphics Processing Unit). Además, también pueden incluir unidades de procesamiento hardware como FPGAs (Field Programmable Gate Array). En este proyecto se realizará una verificación de herramientas de alto nivel para la ejecución de redes de actores diseñadas en RVC-CAL sobre la UltraScale+, una plataforma heterogénea compuesta por CPU y FPGA. En este documento se expondrá todo el desarrollo del Proyecto de Fin de Grado. Inicialmente se hará una introducción al tema incluyendo los objetivos propuestos para la realización de este. Seguidamente, se hará una presentación del marco tecnológico, que será una iniciación al lenguaje de alto nivel RVC-CAL para la creación de una especificación de flujo de datos. Posteriormente se expondrán las herramientas software para automatizar el proceso de partición de la especificación de flujo de datos, que serán Exelixi, Vivado HLS y Vivado.
Una vez creadas las diferentes particiones, se procederá a la realización de pruebas en cada uno de ellos hasta lograr la correcta ejecución de estos sobre la plataforma heterogénea UltraScale+. Finalmente, se incluirán los resultados de las pruebas realizadas a lo largo del proyecto en un capítulo de conclusiones, así como las posibles líneas futuras a que puede dar lugar este proyecto.
Abstract:
Nowadays, technologies increasingly require integrated circuits that include several processing units at once. These integrated circuits are called heterogeneous platforms. These heterogeneous platforms are composed of different processing units, whether they are different CPUs (Central Processing Unit) or other more specific ones such as GPUs (Graphics Processing Unit). In addition, they can also include hardware processing units such as FPGAs (Field Programmable Gate Array). In this project a verification of high-level tools will be carried out for the execution of networks of actors designed in RVC-CAL on the UltraScale+, a heterogeneous platform composed of CPU and FPGA. This document will expose the entire development of the Final Degree Project. Initially there will be an introduction to the topic including the proposed objectives for the realization of this project. Next, there will be a presentation of the technological framework, which will be an introduction to the high-level language RVC-CAL which will be used for the creation of a data flow specification. Subsequently, the software tools to automate the partition process of the data flow specification will be exposed, which will be Exelixi, Vivado HLS and Vivado. Once the different partitions have been created, tests will be carried out on each of them until they are correctly executed on the heterogeneous platform UltraScale+. Finally, the results of the tests carried out throughout the project will be included in a chapter of conclusions, as well as the possible future lines to which this project can lead.