Aportación al diseño de aplicaciones de tiempo real sobre arquitecturas paralelas

Abstract

A lo largo de esta tesis se planteará el uso de técnicas de prototipado rápido para el diseño detallado, construcción y pruebas de sistemas de tiempo real (STR) que ejecutan sobre arquitecturas paralelas o distribuidas. El entorno propuesto permite la verificación y validación del STR desde una óptica marcadamente experimental, contrastando con análisis más formales como el popular RMA (Rate Monotonic Analysis), que también son aplicables de forma complementaria, con objeto de obtener sistemas fiables y robustos. El desarrollo de software para STR presenta elementos adicionales de complejidad a los ya existentes en software más convencional como el de entornos de gestión o científico. La necesidad de imponer plazos de tiempo a la funcionalidad requerida es el más característico en este tipo de sistemas. Si además, como consecuencia de la demanda computacional de la aplicación, se requiere el concurso de arquitecturas paralelas o distribuidas, surgen también problemas derivados de tener paralelismo real, como la depuración de estos sistemas, o la necesidad de hacer un buen uso de los recursos disponibles. Los modelos de ciclo de vida tradicionales para desarrollo de software (en cascada o en V) no se adecúan a la problemática de este tipo de sistemas, ya que detectan los problemas funcionales/temporales en la fase de pruebas, muy avanzada en el ciclo de vida, cuando el coste de modificar los diseños es elevado. La alternativa clásica a este proceso de desarrollo de software es el modelo en espiral de Boehm que propone un ciclo iterativo donde se generan prototipos del sistema desde los primeros momentos. Desafortunadamente, este modelo emplea prototipos para obtener un documento de especificación del sistema, y termina desechándolos, para afrontar la fases de diseño detallado, implementación y pruebas como en los modelos anteriores. Esta tesis extiende el concepto de prototipado a fases posteriores a la especificación del STR, y propone un entorno iterativo para el desarrollo de los mismos. Mediante este proceso se pueden desarrollar aplicaciones de manera incremental comprobando desde el primer momento las restricciones funcionales y temporales de obligado cumplimiento. El uso de prototipos, primeramente de naturaleza sintética, permite en primer lugar el dimensionado de la arquitectura destino, esto es, la estimación de necesidades hardware: posteriormente, y a medida que se va completando la funcionalidad del prototipo, se procede al ajuste detallado de la aplicación a la arquitectura, experimentando entre distintos modelos de ubicación de los recursos lógicos (procesos) a los físicos (procesadores). El autor defiende primeramente un lenguaje gráfico de especificación de STR con la semántica operacional necesaria para permitir el prototipado incremental. Este lenguaje, similar a los diagramas de flujo de datos, posee información de control, lo que lo hace ideal para modelar este tipo de sistemas. El formalismo gráfico es lo suficientemente general como para permitir una conexión sencilla con los productos obtenidos de las distintas metodologías de análisis y diseño de STR, que suelen concluir en la fase de diseño preliminar. Se abordan también aspectos de carga sintética de prototipos y generación automática de código, necesarios para la construcción de prototipos ejecutables. Para cerrar el ciclo de evaluación de prototipos, se analiza la ejecución con operativos de tiempo real y monitores del sistema basados en extracción de traza. La tesis presenta en el terreno de monitorización de sistemas una clasificación de eventos de interés para el estudio del comportamiento de estos sistemas, así como una técnica para mejorar la interpretación de la traza, denominada marcado de transacciones. El trabajo incorpora dos casos de estudio donde se ejercitan las ideas propuestas y se demuestra la aplicabilidad de las mismas. En primer lugar se presenta una aplicación para la supervisión de un tren industrial de laminado de acero, desarrollada en el proyecto ESPRIT-HPC ESCORT; en segundo lugar, se trata el caso de diseño e implementación de un encaminador paralelo de altas prestaciones.