@misc{upm21438,
           month = {January},
           title = {Dise{\~n}o y test VHDL de un cambiador de formato para ver TV3D en un televisor convencional},
         address = {Madrid},
            year = {2013},
          author = {Jim{\'e}nez Garc{\'i}a, {\'E}dgar},
        abstract = {La difusi{\'o}n de TV3D actual utiliza formatos como el Side-by-Side o Top-and-Bottom, en los que cada par de im{\'a}genes, correspondiente a las vistas de los ojos derecho e izquierdo, se encapsula con la mitad de la resoluci{\'o}n espacial en una sola imagen. Estas im{\'a}genes se muestran de manera casi simult{\'a}nea de forma que el ojo humano compone una imagen con profundidad que se asemeja a la visi{\'o}n binocular natural.
Desde hace un par de a{\~n}os las principales plataformas de televisi{\'o}n han empezado a crear canales con contenido 3D. La televisi{\'o}n 3D (TV3D) se ha introducido en los hogares gracias a los televisores estereosc{\'o}picos. Estos televisores, que son compatibles con los formatos antes mencionados, extraen de cada imagen sus dos vistas, recuperan la resoluci{\'o}n original y presentan cada vista alternativamente en la pantalla, generando al mismo tiempo una se{\~n}al de sincronismo para las gafas activas, creando de esta forma la sensaci{\'o}n tridimensional de las im{\'a}genes.
En este PFC se pretende realizar el dise{\~n}o VHDL de un cambiador de formato que genere en tiempo real la secuencia de im{\'a}genes correspondiente a los ojos derecho e izquierdo, con resoluci{\'o}n completa, a partir de una secuencia codificada en formato tipo Top-and-Bottom y el banco de test para su prueba. Este circuito se implementar{\'a} como un perif{\'e}rico del procesador NIOS II de Altera. El dise{\~n}o podr{\'i}a utilizarse como parte de un sistema que permita la visualizaci{\'o}n de las actuales emisiones de televisi{\'o}n 3D en un televisor convencional.
La tecnolog{\'i}a de referencia que se utilizar{\'a} ser{\'a}n las FPGAs, m{\'a}s concretamente la tarjeta Cyclone III FPGA Starter Kit (EP3C25 FPGA) de Altera, junto a una tarjeta de ampliaci{\'o}n de Microtronix con entrada y salida HDMI para video y audio.
Adem{\'a}s se pretende crear la documentaci{\'o}n necesaria para el desarrollo de futuros trabajos relacionados con la televisi{\'o}n 3D.
ABSTRACT
Current TV3D broadcasting uses formats as Side-by-Side or Top-and-Bottom, where every single pair of images, corresponding to left and right eyes views, are encapsulated with half spatial resolution in one single image. These images are almost simultaneously displayed so that the human eye forms an image with depth resembling naturally binocular vision.
From a couple of years the major TV platforms have begun to create 3D content channels. 3D Television (3DTV) has been introduced in homes through stereoscopic televisions. These televisions, which are compatible with the above formats, each image is extracted from the two views, and recover the original resolution and displays alternately each view in screen, while generating a synchronization signal for active glasses, thereby creating the three-dimensional sensation of the images.
The main objective in this PFC is to make the design of an exchanger VHDL format in real time to generate the image sequence corresponding to the right and left eyes, with full resolution from an encoded sequence type format Top-and-Bottom and test bench for testing. This circuit is implemented as a Altera NIOS II processor peripheral.The design could be used as part of a system enabling the display of current television broadcasts 3D on a conventional television.
The reference technology that will be use are FPGAs, more specifically Cyclone III FPGA Starter Card Kit (EP3C25 FPGA) Altera, along with an expansion card Microtronix with HDMI input and output video and audio.
It also aims to create documentation for the development of future works related to 3D TV.},
             url = {https://oa.upm.es/21438/}
}