Sanz Fernández, Rosa (2017). Síntesis de un procesador en VHDL para su posterior volcado en una FPGA. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S.I. de Sistemas Informáticos (UPM), Madrid.