Yurkiv, Serhiy (2018). Versión 2.0 de un modelo en VHDL del procesador Mc68000. Proyecto Fin de Carrera / Trabajo Fin de Grado, E.T.S. de Ingenieros Informáticos (UPM), Madrid, España.