Diseño de un elaborador VHDL

Sánchez Cámara, Rubén Carlos (2009). Diseño de un elaborador VHDL. Proyecto Fin de Carrera / Trabajo Fin de Grado, Facultad de Informática (UPM) [antigua denominación].

Descripción

Título: Diseño de un elaborador VHDL
Autor/es:
  • Sánchez Cámara, Rubén Carlos
Director/es:
  • García Dopíco, Antonio
  • Hermida de la Rica, Mariano
Tipo de Documento: Proyecto Fin de Carrera/Grado
Fecha: 2009
Materias:
Escuela: Facultad de Informática (UPM) [antigua denominación]
Departamento: Arquitectura y Tecnología de Sistemas Informáticos
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img]
Vista Previa
PDF (Document Portable Format) - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (2MB) | Vista Previa

Resumen

VHDL (VHSIC, Hardware Description Language) es un lenguaje de descripción hardware capaz de abarcar todo el ciclo de desarrollo de un sistema digital, desde los requisitos y necesidades iniciales hasta la simulación y validación del prototipo hardware de dicho sistema. Los lenguajes de descripción hardware se gestaron durante los años setenta, momento en el que se produjo un enorme desarrollo electrónico y tecnológico que provocó un cambio radical en los métodos de diseño de sistemas y de fabricación de sistemas digitales que existían en esa época.

Más información

ID de Registro: 1614
Identificador DC: http://oa.upm.es/1614/
Identificador OAI: oai:oa.upm.es:1614
Depositado por: Archivo Digital UPM
Depositado el: 22 May 2009
Ultima Modificación: 20 Abr 2016 06:54
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM