https://orcid.org/0000-0001-7373-7853Texto completo
Vista Previa |
PDF (Portable Document Format)
- Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (2MB) | Vista Previa |
Diseño de un elaborador VHDL
Cita
Sánchez Cámara, Rubén Carlos
(2009).
Diseño de un elaborador VHDL.
Trabajo Fin de Grado / Proyecto Fin de Carrera, Facultad de Informática (UPM) [antigua denominación].
Descripción
| Título: | Diseño de un elaborador VHDL |
|---|---|
| Autor/es: |
|
| Director/es: |
|
| Tipo de Documento: | Trabajo Fin de Grado o Proyecto Fin de Carrera |
| Fecha: | 2009 |
| Materias: | |
| ODS: | |
| Escuela: | Facultad de Informática (UPM) [antigua denominación] |
| Departamento: | Arquitectura y Tecnología de Sistemas Informáticos |
| Licencias Creative Commons: | Reconocimiento - Sin obra derivada - No comercial |
Resumen
VHDL (VHSIC, Hardware Description Language) es un lenguaje de descripción hardware capaz de abarcar todo el ciclo de desarrollo de un sistema digital, desde los requisitos y necesidades iniciales hasta la simulación y validación del prototipo hardware de dicho sistema. Los lenguajes de descripción hardware se gestaron durante los años setenta, momento en el que se produjo un enorme desarrollo electrónico y tecnológico que provocó un cambio radical en los métodos de diseño de sistemas y de fabricación de sistemas digitales que existían en esa época.
Más información
| ID de Registro: | 1614 |
|---|---|
| Identificador DC: | https://oa.upm.es/1614/ |
| Identificador OAI: | oai:oa.upm.es:1614 |
| Depositado por: | Archivo Digital UPM |
| Depositado el: | 22 May 2009 |
| Ultima Modificación: | 24 May 2022 15:20 |
Acciones
- Estadísticas
- Exportar cita
- Editar (sólo personal del Archivo)
