Diseño de un elaborador VHDL

Sánchez Cámara, Rubén Carlos (2009). Diseño de un elaborador VHDL. Proyecto Fin de Carrera / Trabajo Fin de Grado, Facultad de Informática (UPM).

Description

Title: Diseño de un elaborador VHDL
Author/s:
  • Sánchez Cámara, Rubén Carlos
Contributor/s:
  • García Dopíco, Antonio
  • Hermida de la Rica, Mariano
Item Type: Final Project
Date: 2009
Subjects:
Faculty: Facultad de Informática (UPM)
Department: Arquitectura y Tecnología de Sistemas Informáticos
Creative Commons Licenses: Recognition - No derivative works - Non commercial

Full text

[img]
Preview
PDF - Requires a PDF viewer, such as GSview, Xpdf or Adobe Acrobat Reader
Download (2MB) | Preview

Abstract

VHDL (VHSIC, Hardware Description Language) es un lenguaje de descripción hardware capaz de abarcar todo el ciclo de desarrollo de un sistema digital, desde los requisitos y necesidades iniciales hasta la simulación y validación del prototipo hardware de dicho sistema. Los lenguajes de descripción hardware se gestaron durante los años setenta, momento en el que se produjo un enorme desarrollo electrónico y tecnológico que provocó un cambio radical en los métodos de diseño de sistemas y de fabricación de sistemas digitales que existían en esa época.

More information

Item ID: 1614
DC Identifier: http://oa.upm.es/1614/
OAI Identifier: oai:oa.upm.es:1614
Deposited by: Archivo Digital UPM
Deposited on: 22 May 2009
Last Modified: 20 Apr 2016 06:54
  • Logo InvestigaM (UPM)
  • Logo GEOUP4
  • Logo Open Access
  • Open Access
  • Logo Sherpa/Romeo
    Check whether the anglo-saxon journal in which you have published an article allows you to also publish it under open access.
  • Logo Dulcinea
    Check whether the spanish journal in which you have published an article allows you to also publish it under open access.
  • Logo de Recolecta
  • Logo del Observatorio I+D+i UPM
  • Logo de OpenCourseWare UPM