Implementation techniques for evolvable HW systems: virtual vs. dynamic reconfiguration

Salvador Perea, Rubén; Otero Marnotes, Andres; Torre Arnanz, Eduardo de la; Riesgo Alcaide, Teresa; Mora de Sambricio, Javier y Sekanina, Lukás (2012). Implementation techniques for evolvable HW systems: virtual vs. dynamic reconfiguration. En: "22nd International Conference on Field Programmable Logic and Applications (FPL2012)", 29/08/2012 - 31/08/2012, Oslo (Norway). ISBN 978-1-4673-2257-7. pp. 547-550.

Descripción

Título: Implementation techniques for evolvable HW systems: virtual vs. dynamic reconfiguration
Autor/es:
  • Salvador Perea, Rubén
  • Otero Marnotes, Andres
  • Torre Arnanz, Eduardo de la
  • Riesgo Alcaide, Teresa
  • Mora de Sambricio, Javier
  • Sekanina, Lukás
Tipo de Documento: Ponencia en Congreso o Jornada (Artículo)
Título del Evento: 22nd International Conference on Field Programmable Logic and Applications (FPL2012)
Fechas del Evento: 29/08/2012 - 31/08/2012
Lugar del Evento: Oslo (Norway)
Título del Libro: 22nd International Conference on Field Programmable Logic and Applications (FPL), 2012
Fecha: 2012
ISBN: 978-1-4673-2257-7
Materias:
Palabras Clave Informales: field programmable gate arrays; filtering theory; image processing
Escuela: E.U.I.T. Telecomunicación (UPM) [antigua denominación]
Departamento: Sistemas Electrónicos y de Control [hasta 2014]
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img]
Vista Previa
PDF (Document Portable Format) - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (7MB)

Resumen

Adaptive hardware requires some reconfiguration capabilities. FPGAs with native dynamic partial reconfiguration (DPR) support pose a dilemma for system designers: whether to use native DPR or to build a virtual reconfigurable circuit (VRC) on top of the FPGA which allows selecting alternative functions by a multiplexing scheme. This solution allows much faster reconfiguration, but with higher resource overhead. This paper discusses the advantages of both implementations for a 2D image processing matrix. Results show how higher operating frequency is obtained for the matrix using DPR. However, this is compensated in the VRC during evolution due to the comparatively negligible reconfiguration time. Regarding area, the DPR implementation consumes slightly more resources due to the reconfiguration engine, but adds further more capabilities to the system.

Más información

ID de Registro: 20880
Identificador DC: http://oa.upm.es/20880/
Identificador OAI: oai:oa.upm.es:20880
URL Oficial: http://fpl2012.org/
Depositado por: Memoria Investigacion
Depositado el: 02 Abr 2014 18:04
Ultima Modificación: 25 May 2015 14:33
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM