Functional validation of MB-OFDM system using HW-in the loop

Liang, Guixuan; He, Danping; Portilla Berrueco, Jorge y Riesgo Alcaide, Teresa (2012). Functional validation of MB-OFDM system using HW-in the loop. En: "27th Conference on Design of Circuits and Integrated Systems (DCIS)", 28/11/2012 - 30/11/2012, Avignon (France). pp. 131-136.

Descripción

Título: Functional validation of MB-OFDM system using HW-in the loop
Autor/es:
  • Liang, Guixuan
  • He, Danping
  • Portilla Berrueco, Jorge
  • Riesgo Alcaide, Teresa
Tipo de Documento: Ponencia en Congreso o Jornada (Artículo)
Título del Evento: 27th Conference on Design of Circuits and Integrated Systems (DCIS)
Fechas del Evento: 28/11/2012 - 30/11/2012
Lugar del Evento: Avignon (France)
Título del Libro: Proceedings of DCIS 2012: 27th conference on design of circuits and integrated systems
Fecha: Noviembre 2012
Materias:
Escuela: Centro de Electrónica Industrial (CEI) (UPM)
Departamento: Otro
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img] PDF (Document Portable Format) - Acceso permitido solamente a usuarios en el campus de la UPM - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (2MB)

Resumen

Functional validation of complex digital systems is a hard and critical task in the design flow. In particular, when dealing with communication systems, like Multiband Orthogonal Frequency Division Multiplexing Ultra Wideband (MB-OFDM UWB), the design decisions taken during the process have to be validated at different levels in an easy way. In this work, a unified algorithm-architecture-circuit co-design environment for this type of systems, to be implemented in FPGA, is presented. The main objective is to find an efficient methodology for designing a configurable optimized MB-OFDM UWB system by using as few efforts as possible in verification stage, so as to speed up the development period. Although this efficient design methodology is tested and considered to be suitable for almost all types of complex FPGA designs, we propose a solution where both the circuit and the communication channel are tested at different levels (algorithmic, RTL, hardware device) using a common testbench.

Más información

ID de Registro: 20884
Identificador DC: http://oa.upm.es/20884/
Identificador OAI: oai:oa.upm.es:20884
URL Oficial: http://www.lirmm.fr/dcis2012/index.php
Depositado por: Memoria Investigacion
Depositado el: 13 Nov 2013 14:20
Ultima Modificación: 22 Sep 2014 11:21
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM