Further Specialization of Clustered VLIW Processors: A MAP Decoder for Software Defined Radio

Ituero Herrero, Pablo y López Vallejo, Marisa (2008). Further Specialization of Clustered VLIW Processors: A MAP Decoder for Software Defined Radio. "Etri Journal", v. 30 (n. 1); pp. 113-128. ISSN 1225-6463. https://doi.org/10.4218/etrij.08.0107.0076.

Descripción

Título: Further Specialization of Clustered VLIW Processors: A MAP Decoder for Software Defined Radio
Autor/es:
  • Ituero Herrero, Pablo
  • López Vallejo, Marisa
Tipo de Documento: Artículo
Título de Revista/Publicación: Etri Journal
Fecha: Febrero 2008
Volumen: 30
Materias:
Palabras Clave Informales: Application specific instruction-set processor (ASIP), maximum a posteriori (MAP), soft-input soft-output (SISO) decoder, software defined radio (SDR), turbo code, very long instruction word (VLIW) architectures.
Escuela: E.T.S.I. Telecomunicación (UPM)
Departamento: Ingeniería Electrónica
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img]
Vista Previa
PDF (Document Portable Format) - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (759kB) | Vista Previa

Resumen

Turbo codes are extensively used in current communications standards and have a promising outlook for future generations. The advantages of software defined radio, especially dynamic reconfiguration, make it very attractive in this multi-standard scenario. However, the complex and power consuming implementation of the maximum a posteriori (MAP) algorithm, employed by turbo decoders, sets hurdles to this goal. This work introduces an ASIP architecture for the MAP algorithm, based on a dual-clustered VLIW processor. It displays the good performance of application specific designs along with the versatility of processors, which makes it compliant with leading edge standards. The machine deals with multi-operand instructions in an innovative way, the fetching and assertion of data is serialized and the addressing is automatized and transparent for the programmer. The performance-area trade-off of the proposed architecture achieves a throughput of 8 cycles per symbol with very low power dissipation.

Más información

ID de Registro: 2786
Identificador DC: http://oa.upm.es/2786/
Identificador OAI: oai:oa.upm.es:2786
Identificador DOI: 10.4218/etrij.08.0107.0076
URL Oficial: http://etrij.etri.re.kr/
Depositado por: Memoria Investigacion
Depositado el: 08 Abr 2010 09:11
Ultima Modificación: 20 Abr 2016 12:26
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM