Resistive RAM: Simulation and Modeling for Reliable Design

García Redondo, Fernando (2017). Resistive RAM: Simulation and Modeling for Reliable Design. Tesis (Doctoral), E.T.S.I. Telecomunicación (UPM). https://doi.org/10.20868/UPM.thesis.46845.

Descripción

Título: Resistive RAM: Simulation and Modeling for Reliable Design
Autor/es:
  • García Redondo, Fernando
Director/es:
  • López Vallejo, María Luisa
Tipo de Documento: Tesis (Doctoral)
Fecha: 2017
Materias:
Escuela: E.T.S.I. Telecomunicación (UPM)
Departamento: Ingeniería Electrónica
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[img] PDF (Document Portable Format) - Acceso permitido solamente a usuarios en el campus de la UPM hasta 16 Diciembre 2017 - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (11MB)

Resumen

Las tecnologías emergentes de resistencia variable o resistencia-commutativa, Resistive-Switching (RS) technologies, están consideradas como una de las alternativas más prometedoras para el futuro de aplicaciones electrónicas de almacenamiento y sistemas de computación. Características tales como su no-volatilidad, alta densidad de integración, bajo consumo, así como su compatibilidad con circuitos CMOS tradicionales, despierta el interés de fabricantes de dispositivos, diseñadores de circuitos y arquitectos de sistemas. En estos últimos años, variados y exhaustivos estudios se han centrado en el análisis de materiales para la fabricación de dispositivos RRAM, procesos de fabricación o estructuras de célula. Asimismo, se han dedicado vastos esfuerzos al diseño de circuitos y arquitecturas que hagan uso de estas tecnologías. Sin embargo, y como en otras tecnologías emergentes, el diseño de estos novedosos circuitos adolece no sólo de los problemas de habilidad experimentados por los dispositivos CMOS, sino que también se añaden nuevas fuentes de problemas, y por tanto de nuevos retos, que deben ser analizados y solventados. En este contexto, este trabajo de tesis se centra en el modelado, simulación y caracterización del memristor, así como de circuitos fabricados usando estas tecnologías y que luego son empleados para el diseño de aplicaciones fiables. Analizando la problemática desde tres perspectivas diferentes —nivel de dispositivo, circuito y sistema—, presentamos solución a cuestiones que, de otra manera, comprometerían las prestaciones del circuito y su correcto funcionamiento. A modo de introducción, la tesis comienza revisando los aspectos más importantes de las tecnologías RS: conceptos básicos, formulación y morfología, comportamiento y características de dispositivos físicos, principales tipos de modelos, aplicaciones más importantes y, finalmente, los problemas de fiabilidad que requieren ser tratados. La primera parte de la tesis aborda el modelado, simulación y caracterización desde la perspectiva del dispositivo. Hemos desarrollado un entorno software de caracterización —así como una metodología de simulación asociada— para la definición, análisis y mejora de modelos compactos de memristor, tanto presentes como futuros. Eliminando la barrera entre fabricantes de dispositivos y diseñadores de circuitos, este entorno permite el estudio de modelos compactos de memristor, teniendo en cuenta características como variabilidad, dependencia con temperatura o capacidades multi-nivel, teniendo como objetivo la generación de un subcircuito SPICE mejorado. Las principales contribuciones relacionadas con el software y su metodología asociada son: la caracterización de los modelos de memristor más conocidos; la generación y mejora sistemática de subcircuitos SPICE dando lugar a elementos circuitales más rápidos y con menos problemas de convergencia; el análisis de variaciones de parámetros; el estudio de su dependencia con la temperatura y estímulos; y por último, el soporte de dispositivos multi-nivel. En segundo lugar hemos desarrollado un modelo compacto SPICE de dispositivos RRAM. Basado en la idea de la descripción independiente de los procesos de condución y mecanismos relativos al cambio de estado, este modelo es capaz de emular el comportamiento de todo tipo de dispositivos RS físicos. Haciendo uso de magnitudes eléctricas —voltaje, corriente, flujo, carga o energía— es capaz de describir desde la dinámica del dispositivo a complejos efectos tales como comportamiento multi-nivel, dependencia con el tiempo de la variabilidad, la degradación de las características del dispositivo o el tiempo de retención de dato. Este modelo se adecúa al proceder y propiedades de dispositivos físicos tanto unipolares como bipolares. La segunda parte de la tesis está consagrada al análisis y caracterización de circuitos híbridos RRAM-CMOS. En primer lugar discutimos la problemática asociada al uso de dispositivos RS y tecnologías CMOS en tamaños nanométricos, así como a la falta de herramientas y metodologías para hacer frente a estas dificultades. Posteriormente, y como solución a estos problemas, hemos ideado una estrategia para el diseño y la caracterización de este tipo de circuitos, que se encuentra acompañada por un entorno CAD ad-hoc de simulación. Aplicando un paradigma de evaluación de múltiples métricas, conseguimos caracterizar las prestaciones y la fiabilidad de circuitos que sufren simultáneamente de variadas y heterogéneas fuentes de incertidumbre. Con esta estrategia automatizamos la siempre difícil evaluación de los efectos causados por variaciones PVT, envejecimiento, degradación, retención de datos o radiación. Para recalcar las capacidades de la solución propuesta, se describen diferentes casos de estudio, que incluyen módulos digitales, analógicos y circuitos híbridos RRAM-CMOS. Escalando a nivel de sistema, la tercera parte de la tesis se centra en el diseño de aplicaciones fiables que hagan uso de circuitos híbridos RRAM-CMOS. Usando el conocimiento y recursos presentados en las partes anteriores, damos solución a dos graves problemas que afectan a las memorias RRAM. Primero, presentamos una novedosa arquitectura que es capaz de mitigar los efectos causados por variaciones de temperatura en este tipo de memorias. Sin importar la temperatura del circuito, la arquitectura de escritura adapta dinámicamente la amplitud del voltaje de escritura a las condiciones del entorno, consiguiendo realizar la operación con éxito. Además, y en relación al hecho de que diferentes esquemas de escritura conllevan efectos y características distintos —velocidad, consumo, etc.—, la arquitectura adapta el esquema de escritura en función de los objetivos de la aplicación. Así, cambiando dinámicamente el perfil de escritura, el driver selecciona la estrategia de escritura más apropiada, mejorando las prestaciones del sistema ya sea en velocidad, consumo, vida útil de las células, retención de dato o ratio HRS/LRS. Por otra parte, las memorias no-volátiles conllevan una brecha en la seguridad de aplicaciones altamente seguras, donde la encriptación de datos puede no ser suficiente. La última contributión de la tesis aborda este gran inconveniente, y para ello dotamos a las memorias RRAM con una capa de seguridad adicional. La solución consiste en una arquitectura que, en caso de ataques físicos o de firmware, borra el contenido de las memorias RRAM de manera inmediata. De esta manera, y como complemento a soluciones basadas en encriptación, la arquitectura otorga un nivel adicional de seguridad impidiendo el acceso a datos sensibles. Adicionalmente, presentamos una fuente de energía opcional, que, basada en condensadores integrados en el chip, proporciona la energía de borrado en casos donde el ataque físico desconecte el chip de la fuente de energía principal. ABSTRACT Resistive switching technologies are regarded as one of the most promising alternatives to future storing and computing systems. Characteristics like nonvolatility, very-high-storage density, low power consumption, as well as the compatibility with traditional CMOS circuits, raise the attention of device manufacturers, circuit designers and system architects. In the recent years, extensive and thorough studies regarding RRAM materials, manufacturing, cell and array structures, as well as circuit modules and system architectures have been conducted. However, as many emerging technologies, the design of these novel circuits not only inherits the CMOS-caused reliability issues, but adds new challenges that must be addressed and mitigated. In this setting, this thesis focuses on the modeling, simulation and characterization of memristor devices and circuits used for the design of reliable applications. Approaching the topic from three different perspectives —device, circuit and system levels, we develop solutions to important issues that otherwise would compromise the performance and correct behavior of the circuits. As an introduction, the thesis begins reviewing the key concepts and characteristics of resistive switching technologies: formulation and appearance, behavior and characteristics of physical devices, applications and modeling, and, finally, the main reliability issues that need to be addressed. The first part of the thesis approaches the modeling, simulation and characterization from the device abstraction level. We have developed a characterization framework —and related simulation methodology— for the definition, analysis and improvement of present and future memristor compact models. Closing the gap between devices manufacturing and circuit designers, this framework allows to study memristor compact models, including characteristics such as variability, temperature dependence or multi-level capabilities, for the later generation of the improved SPICE subcircuit. Combined w i t h the related methodology, the framework contributions can be summarized as: the characterization of the best-known memristor models, generation of SPICE subcircuits, systematic modifications to improve SPICE code leading to significant simulations speed-ups, analysis of parameter variations, temperature and input dependence, support for multi-level devices, and, finally, mechanisms that improve simulation convergence, computational load and the evolution of system variables. In second place we have developed an RRAM SPICE compact model. This model relies on the idea of independently describing conductive processes and switching mechanisms, and it is able to resemble both unipolar and bipolar physical devices. In this case, the state switching is described using electrical magnitudes —voltage, current, flux, charge or energy. The model considers complex device characteristics such as multi-level capabilities, time-dependent variability, device degradation or data retention. Additionally, the model is accurately fitted to two different physical devices, one exhibiting unipolar behavior and one displaying bipolar characteristics. The second part of the thesis, Chapter 5, is devoted to the characterization and analysis of RRAM-CMOS hybrid circuits. We first discuss the problems that appear in circuits using RS and short-node CMOS technologies, as well as the lack of tools and methodologies to address these issues. Then, as a solution to such problem, we present a design and characterization strategy together w i th an ad-hoc simulation framework. Using the presented multi-metric evaluation paradigm, we are able to measure the performance and reliability of circuits that simultaneously suffer from the effects of several uncertainty sources. Therefore, automating the always difficult evaluation of the effects caused by PVT variations, aging, degradation, data retention or radiation. Different cases of study, from digital modules to RRAM-CMOS hybrid circuit, highlight the solution capabilities. Moving up to the system level, the third part of the thesis deals w i t h the design of reliable RRAM-CMOS circuit applications. Using the resources presented in previous parts, we provide solution to two different issues affecting RRAM memories. First, we introduce a novel architecture that is able to mitigate the dramatic effects caused by temperature in RRAM memories. Regardless of the circuit temperature, this writing architecture dynamically adapts the writing voltage amplitude to the environmental conditions, correctly achieving the desired operation. Moreover, given that different writing schemes imply distinct cell lifetime, power consumption, or other characteristics, the architecture adapts the writing scheme to specific application objectives. By dynamically loading different writing profiles, the driver selects among a myriad of writing strategies improving the system performance, power consumption, data retention or HRS/LRS ratio durability. Finally, memories exhibiting non-volatility characteristics may impose a security breach in highly secure applications. The last contribution comes as a solution to overcome this drawback, and provides RRAM memories w i t h an additional security mechanism. Data-encryption may not be sufficient, so we have developed an auto-erasable memory architecture, to secure RRAM memories from physical and firmware attacks. This way, and complementing encryption approaches, this architecture provides an additional security layer, preventing the access to sensitive data. Additionally, an optional emergency power supply based on on-chip capacitors, allows the designers to include an additional power source to be used in case a physical disconnection from the main power supply line occurs.

Más información

ID de Registro: 46845
Identificador DC: http://oa.upm.es/46845/
Identificador OAI: oai:oa.upm.es:46845
Identificador DOI: 10.20868/UPM.thesis.46845
Depositado por: Archivo Digital UPM 2
Depositado el: 19 Jun 2017 06:38
Ultima Modificación: 19 Jun 2017 06:38
  • Open Access
  • Open Access
  • Sherpa-Romeo
    Compruebe si la revista anglosajona en la que ha publicado un artículo permite también su publicación en abierto.
  • Dulcinea
    Compruebe si la revista española en la que ha publicado un artículo permite también su publicación en abierto.
  • Recolecta
  • e-ciencia
  • Observatorio I+D+i UPM
  • OpenCourseWare UPM