Reducing the LSQ and L1 Data Cache Power Consuption

Apolloni, Rubén, Carazo Minguela, Pablo ORCID: https://orcid.org/0000-0002-5587-3701, Castro, Fernando, Chaver, Daniel, Pinuel, Luis and Tirado, Francisco (2010). Reducing the LSQ and L1 Data Cache Power Consuption. En: "CACIC 2010 - XVI Congreso Argentino de Ciencias de la Computación", 18/10/2010 - 22/10/2010, Buenos Aires, Argentina.

Descripción

Título: Reducing the LSQ and L1 Data Cache Power Consuption
Autor/es:
Tipo de Documento: Ponencia en Congreso o Jornada (Artículo)
Título del Evento: CACIC 2010 - XVI Congreso Argentino de Ciencias de la Computación
Fechas del Evento: 18/10/2010 - 22/10/2010
Lugar del Evento: Buenos Aires, Argentina
Título del Libro: Actas del CACIC 2010 - XVI Congreso Argentino de Ciencias de la Computación
Fecha: 2010
Materias:
ODS:
Escuela: E.U. de Informática (UPM) [antigua denominación]
Departamento: Informática Aplicada [hasta 2014]
Licencias Creative Commons: Reconocimiento - Sin obra derivada - No comercial

Texto completo

[thumbnail of INVE_MEM_2010_87640.pdf]
Vista Previa
PDF (Portable Document Format) - Se necesita un visor de ficheros PDF, como GSview, Xpdf o Adobe Acrobat Reader
Descargar (559kB) | Vista Previa

Resumen

In most modern processor designs, the HW dedicated to store data and instructions (memory hierarchy) has become a major consumer of power. In order to reduce this power consumption, we propose in this paper two techniques, one to filter accesses to the LSQ (Load-Store Queue) based on both timing and address information, and the other to filter accesses to the first level data cache based on a forwarding predictor. Our simulation results show that the power consumption decreases in 30-40% in each structure, with a negligible performance penalty of less than 0.1%.

Más información

ID de Registro: 9393
Identificador DC: https://oa.upm.es/9393/
Identificador OAI: oai:oa.upm.es:9393
Depositado por: Memoria Investigacion
Depositado el: 11 Nov 2011 08:32
Ultima Modificación: 20 Abr 2016 17:49