Design of high-speed data acquisition systems based on the JESD204 interface with Xilinx ZynqMP devices for MicroTCA platforms

Resumen

Resumen:

MicroTCA (Micro Telecommunications Computing Architecture) se utiliza ampliamente en investigación científica y experimentos a gran escala para implementar sistemas de adquisición de datos de alta velocidad. Las FPGA (Field Programmable Gate Array) y los SoC (System on Chip) se utilizan habitualmente como elemento de procesamiento de los módulos AMC (Advanced Mezzanine Card) que forman este tipo de sistemas ya que los dispositivos basados en FPGA ofrecen gran flexibilidad y rendimiento, que se aprovecha utilizando módulos FMC (FPGA Mezzanine Card) para conectar el dispositivo de procesamiento con convertidores de datos de alta velocidad. A medida que han aumentado la resolución y la velocidad de los convertidores, la interfaz serie JESD204 se ha establecido como la interfaz de elección para los FMC de adquisición de datos.

Este proyecto explora las posibilidades y opciones para implementar un sistema de adquisición de datos y procesamiento heterogéneo utilizando las últimas metodologías de aceleración de hardware. El sistema se desarrollará para un módulo AMC fabricado por NAT Europe, que está equipado con un Zynq MPSoC (Multi-Processor SoC) de Xilinx. Mediante las herramientas de desarrollo de Xilinx, se pueden utilizar lenguajes de síntesis de alto nivel para implementar funciones aceleradas en la región lógica programable del dispositivo utilizando el estándar de computación OpenCL (Open Computing Language).

El sistema desarrollado integra dos componentes diferentes. En primer lugar, un diseño hardware estático que se implementa en la FPGA; el cual proporciona tanto la infraestructura para la interfaz JESD204, como los recursos necesarios para ejecutar funciones aceleradas o kernels. En segundo lugar, una distribución Linux embebida que se ejecuta en los núcleos ARM (Advanced RISC Machine) presentes en el SoC; su función es configurar los periféricos implementados en la FPGA y gestionar el runtime de OpenCL.

Este documento explica además el procedimiento utilizado para verificar el correcto funcionamiento de las partes hardware y software del sistema. Asimismo, se desarrolla una aplicación de ejemplo de adquisición de datos utilizando OpenCL y síntesis de alto nivel para demostrar la utilidad del sistema en la adquisición de señales de conversores ubicados en un módulo FMC. Como resultado, se ha obtenido un sistema completamente funcional que puede ser utilizado para implementar aplicaciones de adquisición de datos de alta velocidad y que requieran altas capacidades de procesamiento. Todo ello con la ventaja de poder implementarlas utilizando lenguajes de síntesis de alto nivel reduciendo el tiempo de desarrollo y aumentando el nivel de abstracción.

Abstract:

MicroTCA (Micro Telecommunications Computing Architecture) is widely used in scientific research and large-scale experiments to implement high-speed data acquisition systems. FPGAs (Field Programmable Gate Array) and SoCs (System on Chip) are commonly used as the processing element of the AMC (Advanced Mezzanine Card) modules that build this type of system because FPGA-based devices provide great flexibility and performance, which is leveraged using FMC (FPGA Mezzanine Card) modules to connect the processing device with high-speed data converters. As the resolution and speed of converters have increased, the JESD204 serial interface has been established as the interface of choice for data acquisition FMCs.

This project explores the possibilities and options for implementing a data acquisition and heterogeneous processing system using the latest hardware acceleration methodologies. The target for developing such a system is an AMC module manufactured by NAT Europe, which is equipped with a Xilinx Zynq MPSoC (MultiProcessor SoC). Using Xilinx’s development tools, high-level synthesis languages can be used to implement accelerated functions on the programmable logic region of the device using the OpenCL (Open Computing Language) computing standard.

The developed system integrates two different components. First, a static hardware design implemented on the FPGA provides both the infrastructure for the JESD204 interface and the resources required to support accelerated functions or kernels. Second, an embedded Linux distribution that runs on the ARM (Advanced RISC Machine) cores present in the SoC configures the peripherals implemented in the FPGA fabric and manages the OpenCL runtime.

This document explains the procedure used to verify the correct functioning of the system's hardware and software parts. In addition, an example data acquisition application is developed using OpenCL and high-level synthesis to demonstrate the system's usefulness for acquiring signals from a converter located in an FMC module. As a result, a fully functional system has been obtained that can be used to implement high-speed data acquisition applications requiring high processing capabilities. All this with the advantage of being able to implement them using high-level synthesis languages, reducing the development time and increasing the level of abstraction.